IT_Pavel

Не подскажите, кто нибудь запускал Vivado 2013.2 HLS ? Есть у кого-нибудь лекарство для этой версии?

Прочитал вопросы. Все же мне кажется, что наиболее правильные вопросы - это 11, 20 и 40. Есть часть кода и есть варианты ответа. Если ты действительно знаешь принцип работы, то сможешь ответить. Честно говоря, еще с института не понимал зачем нужны вопросы вроде: "Укажите, какие из представленных ниже стилей описания проектов существуют в языке VHDL:"?? Да какая разница какие там стили, особенно для студента, котрый через день уже их не вспомнит? :) Все же тут надо научить человека основным вещам. А если он через год будет помнить стили и не будет помнить как описать триггер, то это беда. Но это мое мнение. Так же, как мне кажется, неплохо бы добавить несколько вопросов по соединению компанентов между собой. Возможно циклы и функции. Но опять вопросы не из серии "компонент - это.." или "цикл на VHDL можно описать: for, while, until..." или еще как. Синтаксис почти в любом САПРе можно посмотреть спомошью templates, а вот понять как оно работает уже ни один САПР не подскажет. Надеюсь не очень резко и никого не обидел. :)

Квартус ругается на то что сигналы INOUT. Даже смотрите, в описании notand у вас сигнал "с : OUT std_logic" а в опсании компонента "c : INOUT std_logic". Вам обязательно необходимо использовать сигнал "q" и "qb" как INOUT ? Если это сделано лишь для удобства (чтобы соединять компоненты), то это не правильно. Соединяйте через третий сигнал. Если еще актуально, то пожалуй вам поможет этот документ: intranet.ftk.spbstu.ru/download.php?DocID=838691

1. Использовал в проекте, особых нареканий нет. Есть, правда неточности в даташите, но возможно уже давно исправили. А ресурсов, конечно, ест поболе чем реализация FFT, например в ксайлинксе. 2. Легко найти на версию 9.0. Если удалось все же найти на более позднюю буду признателен если поделитесь :-) 3. Ядро FFT входит в покупку лицензии на Квартус. Отдельно лицензию на FFT Альтера вроде не продает.

Делал схожий проект, правда частота была ниже. Использовал компонент ALTDDIO_OUT. Использовал констрейнты которые называл STU. Так же в assignment'е помогал констрейнт "Delay from Output Register to Output Pin".

Такое случалось когда одна (или несколько) из используемых мегафункций ругалась на лицензию. Возможно используемые версии мегафункций в вашем проекте не подходят под лицензию. А сам SOF фаил создается без всяких приставок timelimit ?

У нас была такая проблема. В главный проект добавлялась часть другого проекта. Добавлялись в главный проект файлы .vhd, .bdf и .qip для мегафункций из 2го проекта. В настройках главного проекта добавлялись все .vhd .qip файлы. Создавался .bsf фаил из файла верхнего уровня 2го проекта. Добавлялся в главный проект. В дальнейшем начали использовать SVN сервер, где хранились все исходники проекта.

А вы правильно подключили ножки ПЛИС? Входной клок подается на ножки DIFFCLK ? Вместо конструкций: "if (ic='0') then i:=0; sta<='0';" используйте: if falling_edge(inclk) then ... вместо "if ic='1' then ..." используйте "if rising_edge(inclk) then ..." Если подаете тактовый сигнал, то и используйте его. Если есть сомнения происходит ли передача данных вообще, то можно это посмотреть в SignalTap.

Да, в этом и проблема, что LVDS требует 2.5В (так и установлено на ножках), а Банк не меняется на 2.5В (установлен в 3.3В) и изменить через редактор Pin Planner не получается, выбираю 2.5В, но в отчете 3.3В (причем такое только с первым банком). Вопрос в том как можно изменить питание банка?? И пишет он о несовместимости ножки и банка, проблема в банке.

Помогите, столкнулся проблемой. Я не так давно перешел на Quartus II. Не могу изменить напряжение VCCIO I/O в IOBank_1. Точнее в Pin Planner все отлично меняется, но при синтезе выдает сообщение об ошибке: Error: Pin clk is incompatible with I/O bank 1. Pin uses I/O standard LVDS, which has a VCCIO requirement incompatible with that bank's VCCIO setting or its other pins that use VCCIO 3.3V. Все другие Банки Ввода/Вывода меняются на ура. Проблема именно в I/O Bank_1. Возможно надо изменить *.pin файл, подскажите что именно или может Tcl командой можно это исправить? Quartus II 7.2 SP1, Cyclone3 EP3C120, подаю LVDS клок. Заранее спасибо, прошу извинить если вопрос покажется глупым.