реклама на сайте
подробности

 
 
3 страниц V  < 1 2 3  
Reply to this topicStart new topic
> Как уменьшить время распространения сигнала (route)?, Virtex6, xc6vlx240, Ise14.7, LDPC DVBS2
Tpeck
сообщение Jan 24 2018, 16:19
Сообщение #31


Местный
***

Группа: Свой
Сообщений: 240
Регистрация: 14-03-06
Пользователь №: 15 243



Цитата(starley @ Jan 24 2018, 19:02) *
В ASIC - да, а в ПЛИСе они и так есть, поэтому какой смысл их экономить? Если LUT уже задействован, то триггер под другие сигналы особо уже не используешь, поэтому отказываться от них из экономии в большинстве случаев неразумно. На выходах памяти, предполагающей длинные линии, я обычно ставлю регистры, как раз чтобы потом херней с ее приколачиванием не страдать.Если частоты уж совсем большие, тогда, конечно, только флорпленить остается.

Я их не то чтобы сильно экономлю. У меня на 1 lut два триггера в среднем по проекту sm.gif


Цитата(blackfin @ Jan 24 2018, 12:53) *
Упс.. Только сейчас заметил, что вся тема про ISE.. Пардон.. wink.gif

Это и в ISE есть, так что норм sm.gif
Важны методы, а средства найдутся.

Цитата(RobFPGA @ Jan 24 2018, 13:15) *
Обычно за 2-3 итерации P&R находится стабильная конфигурация.
Заодно такой дизайн "гвоздями" обычно сокращает (и значительно) время сборки для больших проектов.

Спасибо.
А насколько сокращает?
Был час стало полчаса.
Или было три часа, стал час?
Go to the top of the page
 
+Quote Post
RobFPGA
сообщение Jan 24 2018, 16:36
Сообщение #32


Знающий
****

Группа: Свой
Сообщений: 970
Регистрация: 23-12-04
Пользователь №: 1 643



Приветствую!

Цитата(Tpeck @ Jan 24 2018, 19:19) *
...
А насколько сокращает?
Был час стало полчаса.
Или было три часа, стал час?
Все сугубо индивидуально для проекта.
Как пример - Virtex5 sx240t, было ~18 часов стало ~1.5 laughing.gif - но я там не только BRAM фиксировал.

Успехов! Rob.





Go to the top of the page
 
+Quote Post
svedach
сообщение Jan 24 2018, 17:57
Сообщение #33


Частый гость
**

Группа: Свой
Сообщений: 128
Регистрация: 8-01-12
Из: Беларусь
Пользователь №: 69 226



ТС. А как у Вас расположены входы и выходы проекта? Может они по всему периметру кристалла раскиданы? И по этому Плейсер раскидывает ресуры по всему кристаллу... Если внутрь модуля залезть не можете/нецелесообразно, то все-таки рекомендую ставить регистры между модулями... Существенно улучшит времянку. Можно попытаться еще мультипатч констрейны использовать...
Go to the top of the page
 
+Quote Post

3 страниц V  < 1 2 3
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th February 2018 - 17:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.00987 секунд с 7
ELECTRONIX ©2004-2016