[Des333 0]

а про ревиал - а альтеровский сигналтап поддерживает sv :)

 

Да, поддерживает :)

 

Точнее, ему всё равно на чём были написаны Ваши исходники.

В отличии от Reveal :)

[yes 5]

Да, поддерживает :)

 

Точнее, ему всё равно на чём были написаны Ваши исходники.

В отличии от Reveal :)

 

ну так я тоже о том, что пофиг - SV обрабатывается симплифаем, причем я люблю (со времен isplever-а) и IDE симплифая

поэтому инсертеру пофигу на чем исходники, у него есть только EDIF

 

ну и мое частное мнение, что самый лучший способ этих инсертеров у ксайлинса через исходный HDL (по крайней мере так было в ISE, что сейчас в виваде - буду смотреть скоро и опасаюсь подлянки)

 

[Des333 0]

ну так я тоже о том, что пофиг - SV обрабатывается симплифаем, причем я люблю (со времен isplever-а) и IDE симплифая

поэтому инсертеру пофигу на чем исходники, у него есть только EDIF

 

ну и мое частное мнение, что самый лучший способ этих инсертеров у ксайлинса через исходный HDL (по крайней мере так было в ISE, что сейчас в виваде - буду смотреть скоро и опасаюсь подлянки)

 

Ну, я в Lattice совсем новичёк -- поэтому могу про многое быть не в курсе :)

 

Но default'ный (тот, что больше описан в доке) вариант у Reveal -- это из HDL.

И при таком варианте SV он как раз и не поддерживает.

 

Подсунуть ему EDIF пока не пробовал, надеюсь никаких проблем с этим у него не будет :)

 

UPD.

Подсунуть ему EDIF пока не пробовал, надеюсь никаких проблем с этим у него не будет :)

Ага, надеюсь :)

Спасибо, Lattice:

 

The EDIF flow is fully supported in Reveal. However, you must be aware of

the following:

• Reveal Inserter must be started from a Diamond project. In order to use

  the EDIF flow with Reveal Inserter, you must start Reveal Inserter from a

  Diamond project containing either EDIF source or mixed VHDL & Verilog

  source files. Projects with only VHDL or Verilog will run Reveal Inserter

  with an HDL source flow.

• In the EDIF flow, the representation in Reveal Inserter is of the EDIF

  hierarchy and signal names. Buses appear as individual signals instead of

  buses, as in the RTL flow.

[wolfman 0]

У Латтиса есть очень важный плюс(по крайней мере раньше был): они прислушиваются к хотелкам пользователя, надеюсь, что с той поры ничего не изменилось.

[samsalexandr 0]

Чипы ECP5U как мне видится достаточно не большие(до 6 PLL) и если ваш проект из него выростет - заменить не что то большее pin compatible видимо уже не получится. Да и маркировка слегка загадочная - нужно не путать их три типа: голую логику, ~3Gpbs и 5Gbps(ECP5U-5G) модификации...

[StewartLittle 41]

Да и маркировка слегка загадочная - нужно не путать их три типа: голую логику, ~3Gpbs и 5Gbps(ECP5U-5G) модификации...

Вот как раз с маркировкой у ECP5 все в порядке:

LFE5U - XX - X XXXXX X - без трансиверов

LFE5UM - XX - X XXXXX X - 3,2 Gbps

LFE5UM5G - XX - X XXXXX X - 5 Gbps

Все просто, как грабли...

[jorikdima 0]

Любой адаптер на FTDI FT2232

 

Например

https://electronix.ru/forum/index.php?showtopic=127033

Как то видимо исторически пошло упоминание именно двухканального преобразователя. Хотя одноканальный так же подходит. Лично сделал на ft232h - работает без вопросов.

 

В Revial очень нехватает заливки прошивки. В Сигнал тапе функционал программатора скопирован, пользуешься одним тулом, а тут туда сюда.

Еще вопрос. Пусть немного офтоп, но коль уж пошли про дебаггеры. Есть ли возможность одновременной отладки логики и LatticeMico32 софта? Дебаггер то один? Я пробовал, как-то через одно место иногда работало. Но все как-то вкривь вкось. Не могут видимодва дебаггера один физ канал поделить. В альтере так же?

[alexPec 3]

В альтере так же?

 

В альтере все хорошо, там через USB-blaster и сигналтап одновременно работает, и отладка софта через DS5/Nios, и пошаговое выполнение, и брейкпоинты - у меня проблем не было.