Перейти к содержанию
    

qhr

Участник
  • Постов

    24
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о qhr

  • Звание
    Участник
    Участник

Посетители профиля

726 просмотров профиля
  1. Добрый день. Тоже интересует вопрос установки Cadence на linux. Могли бы выслать документ?
  2. Добрый день. Для продукта FPGA System Planner в меню "Help - Examples - ..." предлагаются примеры проектов (aprotocol_chain, qdrii_rldii_dqsmode и т.п.). Где я могу найти сопроводительную документацию (tutorial guide) по этим проектам? С уважением, Дмитрий.
  3. Данный вариант рассматривали, но он не отрабатывает... Значение изначально стоит ALL ALLOWED - следовательно для всех цепей это свойство должно быть активным и ошибки не будет. Но она есть. Но в таком случае мы не сможем использовать эти разъемы для того варианта, когда установка разъема осуществляется только с одной стороны. Даже если сделать пады не сквозные, а смд для одного из разъемов, то думаю, что останется ошибка Pad-to-Pad Spacing. Можно, конечно сделать для одного разъема пады смд, для другого - сквозные без площадки с другой стороны - но это какое-то извращение. Да и в этом случае ошибка скорее всего останется, так как согласно логике программы - пад там есть и не важно, что у него нет металла. Именно так. Даже более этого. Нам необходимо чтобы это были разные компоненты для автоматического внесения их в BOM. Да и для мех. конструктора внесение неоднозначности в компонент (объединение два в один или еще что) может добавить трудностей при работе. Конечно есть вариант с альтернативными посадочными местами. Например, когда устанавливается два разъема с обеих сторон, то с одной стороны ставить альтернативное посадочное место - "заглушку" без падов. Может быть такой вариант нам и подойдет... ----------------------------------------------------------------------------------------- Хотя тоже нет. Потому что компонент без падов является механическим, следовательно у него и на схем. символе не будет выводов. А тут нам как раз важно чтобы цепи имели подключение к разъему. ----------------------------------------------------------------------------------------- Сейчас заметил одну особенность. Ошибка только на тех выводах, которые ни к чему не подключены. Собственно тоже логично, так как два контакта перекрывают друга при этом это не единая цепь. Но для выводов, которые имеют общую цепь, висящий Rat в воздухе из точки в точку все еще присутствует... (см. Рисунок 2 в первом сообщении)
  4. Добрый день. Есть некий backplane. В него с двух сторон установлены разъемы под запрессовку, сигналы которых друг с другом объединены pin-to-pin. На рисунке ниже показал приблизительно как это выглядит. Проблема в том, что allegro ругается на дублирование отверстий. Возможно есть свойство/правило, которое позволяет обойти данные ошибки. Кроме того чтобы их просто скрыть. Для этого же случая есть особенность, что allegro показывает rat на контактах, которые воткнуты в одно отверстие с разных сторон платы. По факту, соединение металлом там есть - следовательно должен быть и контакт, следовательно не должно быть Rat. Соединить wire не выходит, так как контактные площадки в одной и той же точке находятся. Если оставить как есть - увеличивается вероятность допустить ошибку. Пример, на рисунке ниже. Извиняюсь, если повторюсь, по поиску такой темы не нашел.
  5. Можно добавить отверстие как via . Хотя это больше подходит для того случая, когда требуется подключить группу отверстий к цепи. Например, "забор" для экрана. Так как элемент меняющийся от плате к плате, то его не получится сделать в виде посадочного места. А добавлять большое кол-во отверстий на схему в таком случае не совсем удобно. Хотя вариант, предложенный Uree, с установкой монтажного отверстия на схему - более приемлемый, как мне кажется.
  6. Если не ошибаюсь, то нельзя напрямую передать свойство содержащее пробел в наименовании. Например, Package Size. Для того чтобы передать это свойство в Allegro требуется в allegro.cfg прописать Package Size=Package_Size Package_Size=YES
  7. Сделайте видимым только этот слой, выделите все, через командную строку с помощью команды ix [значение] iy [значение] сдвиньте в необходимом направлении. Например, ix -2 iy 0
  8. Но Вы же приводите таблицу свойств в Capture. А собственно изначально речь шла о Backannotation. Следовательно можно предположить, что значение напряжения задавалось в Allegro и експортировалось в Capture. Если были бы введены некорректные данные - Capture бы выдал предупреждение/ошибку при обновлении схемы. Вроде бы это и произошло, судя по логу.
  9. Интересно, что при попытке ввести значение 5VB мне выдало ошибку: При попытке ввести +3.3V_ARM запись автоматически сократилась до 3.3V... Видимо не любые значения можно вводить :) Или мы снова друг друга не так поняли и говорим о разных вещах ) Хотя соглашусь, что предыдущее моё предположение по поводу "... так как там должны присутствовать только цифры" ошибочно.
  10. Анатолий, разве нельзя просто прописать свойство MECHANICAL в поле CLASS, создать мех. посадочное место? Хотя не будет связи с самим компонентом к которому относится эта механика... Тогда да, в доп. полях прописывать ссылки.
  11. Capture подчеркивает RefDes в том случае, если пользователь сам изменил его в свойствах компонента. В Вашем же случае Вы его изменили на PCB, соответственно Capture считает, что Вы его вручную поменяли и на схеме. Убрать/отобразить подчеркивание можно выполнив ПКМ на компоненте - User Assigned RefDes - Set/Unset. Можно сделать это сразу для всех проектов. Для этого требуется перейти в меню Accessories - Cadence Tcl/Tk Utilities - Utilities. В появившемся окне запустить Extended Preferences. Далее перейти в меню Schematic и убрать галочку около Display on Schematic page в разделе Display Underscore (_) on User Assigned Part References. В итоге: смысл подчеркивания в том, чтобы оповестить пользователя, что RefDes присвоен не автоматически при выполнении команды Annotate, а присвоен пользователем вручную. Вы случайно не прописываете в свойстве Voltage значение напряжения в виде +3.3V? Если да, то это не корректно, так как там должны присутствовать только цифры. На счет последнего - не уверен. Попробуйте, отпишитесь :) Если я правильно Вас понял, то эти звездочки обозначают, что Вы внесли изменения в схемотехнической папке, схемотехническом листе и еще не сохранили проект. После сохранения они пропадут. Такие же звездочки должны отображаться и на вкладке с измененной схемотехнической страницей. Опять же, они исчезнут после сохранения.
  12. помощь с OrCad/Allegro

    А Вы указали путь к папке в которой расположены символы? Так же требуется указать папку в которой расположены пады. Прописать пути можно в PCB Editor перейдя в меню Setup - User Preferences. В появившемся окне, в меню слева перейдите в Paths-Library. На рисунке указано, какие пункты Вам необходимы. Напротив них нажимаете кнопку с "..." и добавляете необходимые папки. Могли бы еще скинуть весь лог с ошибкой, который выводится в окне слева внизу? У Вас символ корректно создан?
  13. Библиотеки

    Общее возможное кол-во выводов в корпусе. Следующее значение - реальное кол-во. Посадочное для данного компонента делается по матрице 25выводного, далее 4ре вывода удаляются.
  14. Библиотеки

    Не соглашусь. От случая к случаю. В данном вопросе не существенно. Смысл в Ваших словах есть. Кол-во выводов, размер термопада, размер посадочного места (M N L). Если не ошибаюсь, в соответствии с IPC-7351.
  15. Библиотеки

    Ну таким образом Вы все равно создаете уникальные посадки, да возможно упрощая незначительные отличия, но создается база с 10ком тех же qfn-ов с немного отличающимися корпусами. И все же их требуется перепроверять при следующем использовании. И снова. А потом еще раз. Конечно, можно не учитывать нюансов, но таким образом увеличивается шанс ошибки. Или же, повторюсь, создать единожды с наименованием QFN50P450X350X100-25_21T215X315N и пометкой где-нибудь в БД TI RGY (R-PVQFN-N20) и в следующий раз уже не нужно ничего перепроверять. Так форма корпуса и не учитывается в наименовании посадочного... Хоть он там пирамидой выстроится, если он снизу будет BGA, им он и останется, а в наименовании посадочного это никак не отразится. Разве что в высоте. Ну конечно, в 2D проекции это никак не проявляется :) Но если предположить, что на компонент устанавливается радиатор, а радиатор еще крепится не на термоклей, а на дополнительные крепежные элементы, то требуется учитывать высоту компонентов. И вот как раз в таких моментах может пригодится высота. Или Вы считаете, что компонентам не нужно охлаждение? ;) Вот тут не поспоришь. Встречается и такое. С другой стороны не знаю даже, что быстрее создать новый компонент или же перепроверить старый? ) Хотя могу сказать с уверенностью, что почти одинаковое время займет и тот и другой процесс. Вернувшись к предыдущему - можно создать посадочное место 100% подходящее к этому компоненту. Таким образом у Вас в разных папках появится множество подпапок молексов, fci, TE и тому подобных. Не вносит ли это некий хаос? Все равно Выбор компонента осуществляется не по посадочному месту, а по базе данных. А в ней уже может быть какая угодно сортировка. Следуя дальше, почему же делать Molex и размещать его в разных папках? Почему бы не сделать одну папку? На счет создания новых посадочных мест, ведь не много времени займет импорт dxf-чертежа и расстановка пинов? ) Так об этом никто и не спорит :) Если посадочное место идентичное, что бывало не один раз, то зачем делать еще одно? ) Но я все же сделаю копию этого посадочного места и расположу его в папках разных производителей с разным кодом. В общей папке к которой обращается БД - лежит одно посадочное, а в моей папке, в которой отсортированы по производителям - лежит несколько одинаковых, ну и пусть. Это скажется только на занимаемом месте на моем жестком. Но зато я буду уверен, что этот qfp подходит для контроллера STM, так как я взял его их папки с этим производителем, куда он попал после проверки. И опять же у нас недопонимание. "Посадочное место от TI" имеет наименование не RGY (R-PVQFN-N20), а QFN50P450X350X100-25_21T215X315N. Что вполне соответствует стандарту. Если оно где-то повторится - последовательность действий выше уже описал.
×
×
  • Создать...