реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> Заштрихованные дорожки в Altium
Andy111
сообщение Dec 5 2017, 20:18
Сообщение #1


Участник
*

Группа: Участник
Сообщений: 20
Регистрация: 3-03-15
Пользователь №: 85 466



Добрый вечер. Стал изучать PCB дизаин одного из примеров в Altium Designer 16.0.(C:\Users\Public\Documents\Altium\AD16\Examples\DB31 Altera Cyclone II F672). Непонятен один момент. Дорожки которые идут к BGA корпусу ПЛИС прерываються заштрихованной линией (см. рисунок). Не могу понять что Altium хочет показать этими штриховками)
Прикрепленное изображение
Go to the top of the page
 
+Quote Post
hasl
сообщение Dec 5 2017, 20:47
Сообщение #2


Частый гость
**

Группа: Участник
Сообщений: 102
Регистрация: 11-12-14
Пользователь №: 84 071



коза по разным цепям
Go to the top of the page
 
+Quote Post
Владимир
сообщение Dec 6 2017, 04:26
Сообщение #3


Гуру
******

Группа: Модераторы
Сообщений: 11 232
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671



Цитата(Andy111 @ Dec 5 2017, 23:18) *
Добрый вечер. Стал изучать PCB дизаин одного из примеров в Altium Designer 16.0.(C:\Users\Public\Documents\Altium\AD16\Examples\DB31 Altera Cyclone II F672). Непонятен один момент. Дорожки которые идут к BGA корпусу ПЛИС прерываються заштрихованной линией (см. рисунок). Не могу понять что Altium хочет показать этими штриховками)
Прикрепленное изображение

Там есть функция тасовать выводы-- в этих местах (разрывается) и смотрит, как лучше
Go to the top of the page
 
+Quote Post
musa
сообщение Dec 6 2017, 04:27
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 925
Регистрация: 26-02-07
Из: Москва
Пользователь №: 25 668



Цитата(Andy111 @ Dec 5 2017, 23:18) *
Не могу понять что Altium хочет показать этими штриховками)


Ну так ткните мышкой в эти сеточки и посмотрите нарушения.
Go to the top of the page
 
+Quote Post
Alex Ko
сообщение Dec 6 2017, 06:39
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 300
Регистрация: 4-10-05
Из: Москва
Пользователь №: 9 217



Это не нарушения, это Subnet Jumpers - по всей видимости, результат сваппинга пинов на FPGA с последующим автоматическим добавлением этих джамперов в разрывы цепей, мЕеньших заданного значения (Route - Add Subnet Jumpers)
Go to the top of the page
 
+Quote Post
Andy111
сообщение Dec 7 2017, 21:47
Сообщение #6


Участник
*

Группа: Участник
Сообщений: 20
Регистрация: 3-03-15
Пользователь №: 85 466



Цитата(Alex Ko @ Dec 6 2017, 07:39) *
Это не нарушения, это Subnet Jumpers - по всей видимости, результат сваппинга пинов на FPGA с последующим автоматическим добавлением этих джамперов в разрывы цепей, мЕеньших заданного значения (Route - Add Subnet Jumpers)

Спасибо за ответ) Вроде разобрался, то есть был применен Escape routing и Pin Swapping для более быстрой и качественной разводки FPGA, а потом были добавлены
Subnet Jumpers что бы не было необходимости вручную дотрассировывать цепи. И еще один глувый вопрос: получается что эти Subnet Jumpers в итоге (в Gerber файлах например) это ведь сплошная дорожка без разрыва?
Go to the top of the page
 
+Quote Post
Владимир
сообщение Dec 8 2017, 07:54
Сообщение #7


Гуру
******

Группа: Модераторы
Сообщений: 11 232
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671



Сплошная
Можете (и следует) сгенерировать гербера и просмотреть их
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 12th December 2017 - 02:45
Рейтинг@Mail.ru


Страница сгенерированна за 0.01284 секунд с 7
ELECTRONIX ©2004-2016