Bladerunner

Все конечно здорово и круто ... но не актуально... так как у нас в России с корпусами типа БГА бальшой трабл с пайкой .. поэтому и приходится рыть компоненты в более демократичных упаковках...

Спасибо !!

У меня у каждого компанента есть набор параметров : name -название, например Конденсатор ЧИП0805 tke - если есть то ТКЕ napr - если есть то напряжение, например 16В value - 0.1 мкф codegr - код для бугалтерской программы так вот пока я пользовался старым DXP2004 там он делал список компанентов без группировок просто по порядку были отсортированы по Destignator, сейчас он странно групирует по name и итого получается следующая ерундаЖ destignator Name value ... С1,С3,С10 ЧИП0805 0.1 мкф, 1 мкф ... (потом просто не возможно сформировать список компанент на заказ, изза того что не ясно какой компанент 0.1 мкф, а какой 1 мкф) как сделать чтоб он не группировал?

непонятно то что я беру фс от демаLinux, тот который идет на сд с китом , он тоже никак не хочет запускать init

да если фсэку подмантировать к host системе и посмотреть содержимое то там уже есть все устройства типа console loop null. Пробовал разные фс ничего не меняется (cramfs, jffs,ext2) после VFS: Mounted root (ext2 filesystem). Freeing init memory: 100K и все ... Попробую сделать свою фс без всяких библиотек со стаичным busybox... з.ы. осталосось то всего ничего ... ядро в принципе работает ... если воткнуть флэху то он пишет логи ее подключения к usb-host (ядро откомпилено с дебаг )

как дела обстоят с линукс?

Для начала заказал оценочную плату с данным процессором. Там на компакт диске шел демо Linux для этого процесора (впринципе он бы подошел если бы только не отсутсвие поддержки ethernet и usb gadget) . Поэтому решил собрать новое ядро и соотвественно toolchain. Для сборки toolchain и Linux я воспользовался Buildroot (информация на linux4sam.org). С сборкой кроскомпилятора gcc и uclibc для ARM особых проблем не возниклою Удалось собрать загрузчики тоже без особых проблем. При сборке возникли небольшие проблемы с makefile для архитектуры ARM (ядро получалолсь просто невероятных размеров ), но их тоже решил. Так вот проблема возникла в следующем: - ядро загружается вполне штатно (так же как и работающий демоLinux для 9260) , но после того как он загрузился и подключил RAm диск не грузит консоль: NET: Registered protocol family 1 NET: Registered protocol family 17 RAMDISK: ext2 filesystem found at block 0 RAMDISK: Loading 4096KiB [1 disk] into ram disk... done. VFS: Mounted root (ext2 filesystem). Freeing init memory: 100K по идее дальше должен обрабатыватся либо init либо linuxrc (в настройках ядра указано что init=/linuxrc), но это не происходит. Что делать и как это исправить? з.ы. сначала думал что какие то проблемы с фс , но нет , она прекрасно монтируется под обычным линуксом. Пробовал использовать ядро от демоLinux для 9260 оно нормально подключает мою фс и начинает обрабатывать init и тд

в Протеле слои Internal planes недоступны для разводки ( к ним просто подключаем соотвествующие линии (например gnd к internal planes 1 и vcc к internal planes 2)) и потом через переходные подключаемся. Но... есть задача разводки платы со смешаными сигналами (аналоговая и цифровая часть ) требуется две разные земли AGND и DGND .... нужен так же слой питания VCC ... Притом нерекомендуется чтобы слои AGND и DGND были друг над другом .... как их сделать в одном слое ? Или городить 6 слойную плату?

И откуда эта картинка... У меня версия Protel DXP 2004 8.0.4.1272 ... вот моя картинка и нет там ничего подобного LC.bmp (картинка немного кривая но jpeg грузится почему то не стал)

хм... странно откуда сея выдержка?... это первое.. и второе... никаких locked в окне Library comronent properties нету... А насчет «Default Designator» оно и без этого было понятно и очевидно... дело в том что Protel (DXP 2004) при анотации компонентов меняет номер вентеля принудительно ( тоесть по порядку их делает) тоесть если вентели E питание и он находится например чуток выше чем вентиль B то он принудительно изменит E на другой. а как сделать чтобы Protel не менял номера вентлей

А где если не секрет?

Есть еще один вопрос: Когда он именует компоненты где есть несколько венителей то как сделать чтобы он не менял имя вентиля

При автоматической поименовке элементов возникает интресный глюк, протел именует все элементы правильно в нужном направлении, НО почему то по группам (в соотвествии с именем компонента в библиотке) тоесть получается что сначала например он именует нконденсаторы ЧИП а потом электролиты и керамику(для каждого свой компанент). А если в одном углу схемы электролиты и керамика, и ЧИП то получаем по порядка например С1 С40 С60, хотя в соотвествии с ГоСТ они были бы С1 С2 С3

Почему то при каждом обновлении pcb из sch сбрасываются настройки правил DRC? Тоесть нарисовали часть платы.. забыли два резистора ... обновили pcb ..а правил как не бывало... Что делать?

Так лучше. Тоесть по дефолту это просто сплошные плоскости с прорезаными дырками под переходные?