Перейти к содержанию
    

line

Свой
  • Постов

    85
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о line

  • Звание
    Частый гость
    Частый гость
  • День рождения 21.11.1975

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

2 229 просмотров профиля
  1. почему именно 4? какие требуются скосрости? какая задача стоит?
  2. Добрый день. Подробности в теме не обсуждаются. Пишите в личку.
  3. В небольшую стабильную компанию (~50 чел.) требуется Инженер-электроник. Проектирование (ПЛИС) формирователей, приемников (локация, Xilinx V4). На постоянную работу, офис, КЗОТ, белая ЗП ~30000 р. "на руки" (+/- в зависимости от квалификации). [email protected] или в личку.
  4. Добрый день, увжаемые коллеги! В прложенном DDR-II-400.png - верхний слой участка платы с ДДР-2-400. Плата мелкая, поэтому развести сложно. 6 слоев, под ТОПом слой земли. Сигналы в четырех слоях, Звездой. Вопросы: 1. выравнивание длинн лучей звезды необходимо? Хотя бы в пределах +/- 10% ? 2. насколько критичны острые и прямые углы в разводке как в приложенном 20090407.png ?
  5. Добрый день. IRLML2803, N-mosfet от IR. Как расположены выводы? В даташите инфы нет, в гугле тоже ничего вразумительного :smile3046: Спасибо.
  6. не совсем понял... у меня 2 чипа. Д0...Д15 и Д16..Д31. Зачем делать один без ОДТ? или Вы имели ввиду другое что-то?
  7. понятно, значит никакой математики, только физика :) ... а на данных, естественно, ODT
  8. Добрый день! Как определить величину терминирующего резистора памяти ДДР-2 SSTL-1,8 (который ставится на 1/2 питания)? Почему на референсах при одном чипе ДДР оно 50 Ом, а при 4-х - 200 Ом? И как при этом обеспечить требования по току (например, 5 мА на вход). Спасибо!
  9. Добрый день, коллеги! Не могу разобраться как (и надо ли вообще) подключать выводы AFILTR (Antialiasing Filter Capacitor) на зуковом AC97 кодеке от AD(AD1981)? никакой инфы в шитах... Спасибо.
  10. thanks a lot!!! you saved my life!!! :yeah: все работает.
  11. Уважаемые Плисоводы! Не понимаю... Не производится загрузка с флэш в Master MAP mode. Предполагается загрузка по паралельной шине D7..D0, однако, при загрузке данные от флэш идут только по линии D0... Что надо сделать чтобы задействовать параллельную шину данных? Xilinx ISE, Impact. Спасибо!
  12. понятно. т.е. если ставишь хаб - то только для "размножения" шины под девайсы...
  13. USB HUB и USB OTG

    Добрый день! Люди, просветите по USB HUB и USB OTG. Будет ли работать схема (см. рисунок в приложенном файле)?
  14. Большое всем спасибо! Относительно АОНов все стало значительно понятнее :)
  15. Вроде понятно, что "отечественный" АОН должен работать после поднятия трубки. Однако, как объяснить картинку, которая приводится во многих описаниях принципа АОНов (см вложенный файл)? по ней модем срабатывает до "поднятия трубки" и начала разговора? linker говорил об аналогичном алгоритме. Или это "самодеятельность" и так никто не делает"? ГОСТа на АОН, я так понял вообще, не существует?
×
×
  • Создать...