Кузьмич А.В.

AT91RM9200 имеет всроенный МАС и именно МАС и имеет MII интерфейс для подключения к PHY.

А как же так? В даташите к RTL8201BL сказано, что есть некий адрес PHY (00001b to 11111b). И что к МАС может быть подключено до 31 устройства PHY. "The MAC layer device can use the MDC/MDIO management interface to control a maximum of 31 RTL8201BL devices, configured with different PHY addresses (00001b to 11111b). ... далее идет структура (и таблица с описанием) взаимодействия МАС с PHY ... PHYAD - PHY adress. Up to 31 PHYs can be connected to one MAC. This 5 bit field selects which PHY the frame is directed to. ..."

Хочу с Вами не согласиться. MII интерфейса у процессоров не бывает. MII это интерфейс взаимодействия PHY c MAC (IEEE802.3u).

Все спасибо, нашел :)

А еще один вопрос появился, какой трансформатор лучше всего подойдет к RTL8201BL, надо чтобы он был с коннектором соеденен в один корпус, В даташитах к РТЛ, указываются отдельные трансформаторы без разъема. Нашел LU1T516 но не знаю подойдет ли?

Ну ладно 2 и 3 вопросы отпадают, Ношел микросхему AT91C140, в ней 2MAC, буду с ней разбираться А как быть с первым вопросом? неужеле никто не использовал эту микросхему?

Воникли вопросы, на которые ответ я найти не могу :( может быть кто-нибуть поможет? 1) В описании (да и в схеме) к RTL8201BL написано что к выходам PWFBUOT и PWFBIN подключаются конденсаторы и дроссель. Power Feedback Output: Be sure to connect a 22uF tantalum capacitor for frequency compensation and a 0.1uF capacitor for noise de-coupling. Then connect this pin through a ferrite bead to PWFBIN(pin8) Но никакие параметры этого дросселя не указаны, получается туда можно любой сувать? :blink: 2) Хотелось бы все-таки уточнить справиться ли атмега128 с обработкой пакетов на 100Мбс. В схемах к езернуту показано что к меге128 подключен LAN91C111. однако некоторые утверждают что мега не справится, будет тормозить. 3) И еще хоче сделать так чтобы в устройстве был вход (RJ-45) и выход (RJ-45), для витой пары. Как бы вклиниваться между компом и хабом. Но вот не могу понять как это организовать. Один MAC и два PHY, но как их соединить? Может быть через мультиплексор?

А еще пару вопросов: 1) В каком виде сигналы выходят из микросхем PHY и MAC, в цифровом или аналоговом? 2) В даташитах по этим микросхемам написано, что в сети 10М они работают на 2.5 МГц, а в сетях 100М на 25МГц. Т.о. чтобы выбрать процессор который успелбы обработать пакеты, мне необходимо ориентироваться на эти скорости (ну соответственно надо брать немного больше). Или же есть какие-то другие критерии?

Т.е. ARP пакеты обрабатывает MAC а не PHY? Ведь PHY это же физический уровень, и транспортировкой пакетов занимается именно он. Тогда мне не понятна фраза "доставить по МАС".

Я кстати тоже где-то слышал что ARP пакеты обрабатывает компьютер. Но во всяком случе в даташите должно быть описано про ARP пакеты, однако я там это-го не нашел. Хотя я может коряво смотрел :smile3046:

А если сделать автоопределение мак адреса, т.е. при подключении устройство выясняет мас и айпи адрес компа, прописывает их в себя со стороны хаба, и работает от имени компа. Т.е. никаких настроек вручную делать не придется. А хаб тоже имеет свой айпи и мак?

Ну а вообще меня этот вариант устраивает (т.к. я хочу сделать это устройство скорее для успокоения своей души, да и вообще на нее никто не претендует :) ), скорость мне не важна, хотя лучше 100М. Но опять же вопрос: какой контроллер лучше взять (ПЛИС не подходит по личной неприязни к онным). И в чем будет кривизна работы? Ведь насколько я это понимаю хаб (или что-то подобное) будет воспринимать меня как комп, а комп как хаб. Соответственно никаких проблем не должно быть. B)

Прошу прощения комп барахлил. Так вот идея: scema.bmp Buffer, если ОЕ установлена, то он просто пропускает сигналы, в противном случае просто закрывает выход. Далее моя сборка работает как нивидимка для компа, т.е. она просто берет пакет анализирует его и в зависимости от результатов закрывает/открывает буффер. Но есть вопрос как быть с буффером во время обработки пакета? Да и вообще как вам моя идея ? :) Буду рад любым насмешкам, руганям и прочим высказываниям

Ладно, я понял что пошел не потому пути. Но вот возникла еще одна идея: Если вход и выход моей платы будут соеденены, а вся аппаратура бедет как бы перехватывать пакеты. Как вам такая идея? Buffer простой пропускной, т.е. никакие функции не выполняет кроме запрета вывода. И еще если Атмега не справится то какой контроллер лучше взять?

Может быть тему я некорректно написал, попробую объяснить. Есть такая железка (в планах ATMEGA128+RTL8019AS), включается между хабом и компьютером. Вообщем на вход к железки подключается кабель от хаба, а с выхода кабель идет в сетвуху компа. Я буду анализировать пакеты и в зависимость от фильтров буду передовать в комп. С тем как получить пакет и обработать с этим пока проблем нет, но как мне передать их дальше в комп, я так понимаю мне нужно две м/с RTL (одна на входе, одна на выходе). Я вообще чего-то не догоняю, может быть кто-нибуть натолкнет на мысль? Буду рад :cheers: