Перейти к содержанию
    

bedrive

Участник
  • Постов

    20
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о bedrive

  • Звание
    Участник
    Участник

Контакты

  • Сайт
    Array
  • ICQ
    Array
  1. Вы знаете, поиск был вполне успешный. Просто, те кто хотели общаться по делу, писали в ЛС, а кому просто поговорить - сюда... Всем спасибо, тема закрыта.
  2. Требуется разработать встраиваемое приемопередающее устройство (радиомодуль). Рабочий диапазон частот 120-170МГц Модуляция - АМ/ЧМ Прием и передача речевых и тональных сигналов Выходная мощность до 1Вт Чувствительность не хуже 0,2мкВ Размеры, не более 50х40х5 мм Радиомодуль должен быть выполнен в виде печатной платы с экранированной ВЧ частью. Все выводы с платы должны быть сделаны в виде торцевых полуотверстий, для дальнейшего монтажа модуля на другую плату по технологии SMT. Подробное ТЗ готов выcлать по запросу. Находимся в СПб. Связь через ЛС.
  3. Нашел =) Простая такая схемка, которая делала из 21 бита в 3х7 бит. Смотрите
  4. Давно это было... Я помню, что мне так и не удалось полдружиться с ALTLVDS, в результате я сам сделал сериалайзер и никаких проблем с DS90CF386 уже не испытывал. Микросхема работала без нареканий. Если есть необходимость могу покапаться - может найду свой сериалайзер.
  5. В первую очередь интересует работа в пределах Транзаса. Никаких "наездов" и "допусков" в "Транзас-Вижн".
  6. Компании "Транзас-Вижн" (Санкт-Петербург, м. Василеостровская) требуется разработчик для создания устройств цифровой обработки видео для БПЛА. Задачи: - сжатие видео - стабилизация видео - сопровождение цели Необходимые знания и навыки: - опыт разработки устройств цифровой обработки сигналов - опыт работы с DSP не менее 3 лет - опыт работы с интерфейсом Ethernet - приветствуется опыт цифровой обработки видео - приветствуется опыт проектирования ПЛИС Дополнительные требования: - опыт работы 3-5 лет Обязанности: - подбор комплектации - разработка принципиальной схемы - разводка платы или руководство разводкой - перенос разработанного для РС программного продукта на DSP - тестирование и отладка - участие в испытаниях БПЛА Мы можем предложить: - конкурентную зарплату - комфортные условия работы - медицинскую страховку Резюме направлять по адресу: [email protected]
  7. Вы правы, кроме шуток... Магнитная буря мне все попортила, не иначе...
  8. Проблема самоустранилась... Ничего не менял. Странно :07:
  9. Синхронизован по заднему фронту, как на картинке. Просто я это на схеме не указал, извиняюсь.
  10. Добрый день! Может быть подскажете, почему в железе может не работать схемка (в приложении), которая прекрасно симмулируется. Смысл схемки в независимом делении входной частоты попалам при различных значениях сигнала enable. Т.е. если за время, когда сигнал enable = '1' случилось нечетное число тактов clk, то на выходе схемы при enable = '0' это не должно никак отразиться. Каждый раз при изменении сигнала enable деление должно начинаться сначала. Так вот. После прошивки наблюдал следующую картину (в приложении) - когда enable = '0' то все хорошо, а когда enable = '1' процесс деления может сбиваться, как будто происходит сброс триггера или изменяется частота clk. НО ни того ни другого я не вижу... Как так? =) Все тренировки на первом Cyclone
  11. Спасибо, Vladimir, вы направили на путь истинный. Мы действительно толком не оценили задачу... Займемся сейчас этим, а после я надеюсь сформулировать вопрос конкретнее Спасибо большое всем.
×
×
  • Создать...