romanp

Спасибо. Честно говоря, я сам не ожидал появления похожих ошибок. Но против факта трудно спорить. Плата была сделана и проверенна несколькими циклами производства. После создания панели из этой-же платы, я получил данное замечание. Сейчас, так и не прояснив что произошло, готовлю похожую плату. Если это мои собственные ошибки, постараюсь их не допустить. Но если Ментор глючит, то среди 10,000 vias это будет трудно найти без проверки. О результатах сообщу. Ещё раз спасибо за помощь. Роман

Есть ли такая возможность : Мне нужно найти места, где по-ошибке есть stacked(одно под другим) blind - burried vias. Такие места бываю лишены всякого смысла, но они делают производство более дорогим. Так как заставляют производителя заполнять внутренние переходы и метализировать их. Обычно подобные ошибки приходят уже после проверке на Frontline Genesys. Хотелось бы исправлять эти ошибки на этапе проектирования ПП. Роман

Не, не работает. Пишет : Run time error '453' Can't find dll entry point CLen in orusernetl

Черкните на Мыло, я всё объясню. Р.П.

Ot lenivix - spasibo

Тех кого это интересует, прошу написать на email

Народ, кто нибудь пользуется RF приложением в Expedition ? Может поделитесь впечатлемиями? И одновременно вопрос - как подключить ADS и AWR . Для AWR нужен MentorConnectWiz . Где его взять? Также проблемма с подключением ADS - RF connect не конектится. RP

Вопрос Как в CESe установить Tune таким образом что-бы в шине, где каждый сигнал имеет 2а (или более) сегмента каждый сегмент имел бы свою настройку длины . К примеру шина от разъёма J1[1..16] до J2[1..16] - это первые 16 сегментов. J2[1..16] до J3[1..16] - это вторые 16 сегментов той же шины. Спасибо

Господа, поделитесь кто может, разводкой или, хотя бы, DXF на XtremeDSP™ Development Platform Spartan-3A DSP 3400A. PCB должна быть на PCADe или на PADs Р.П.

Господа, поделитесь кто может, разводкой или, хотя бы, DXF на XtremeDSP™ Development Platform Spartan-3A DSP 3400A. Она должна быть на PCADe или на PADs Р.П.

ERROR: Unable to reserve cell partition CellDB in library U:\BIG\Work_Board\SSB\PCB\Work\Layout_Temp\Design.llm ERROR: Unable to create local Cell Library. DataBase Load is being terminated with 2 errors and 0 warnings. Logic Data has NOT been Compiled. Помогите исправить

Да, смотрел. Нашёл manual, схемы на PCADe (первый раз увидел как выглядят схемы PCADa). Не нашёл PCB, Gerbers. А мне нужна механика стандарта FMC (VITA-57.1)

PCB sources, Schematic, BOM, User manual

Не делая update на локальной базе данных. Можно или нет? О, я обнаружил что не все fontы пропaдают. Я попал на vf_iges1003. Во как

Вопрос по CISу. Есть несколько проблем. 1. При запуске CISа выдаёт сообщение "Error: Could not open CES database file Conversion failed. Error (-1142): Error opening CES database file. file.cis_migration log дополнительно указывает на warning: Could not get default configuration for block: PCB или вот это - ERROR: Migration status Migration process failed with status: -1142: Could not open CES database file. 2. При переносе проекта на laptop вообще возвращает проект к Net classes и Net Properties. Перевод на CES не работает