реклама на сайте
подробности

 
 
2 страниц V  < 1 2  
Reply to this topicStart new topic
> Цифровой приёмник AD6652
cerg19
сообщение Aug 4 2010, 09:34
Сообщение #16


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 12-05-09
Из: Нижний Новгород
Пользователь №: 48 978



Цитата
Вначале Вы написали, что это частота на выходе всего цифрового приемника. Я говорю про частоту на выходе АЦП.

извиняюсь, тупанул.
Частота дискритизации планировалась 61,4 МГц. при заданной частоте дискритизации в 480кГц на выходе, получается коэффициент децимации 128

Сообщение отредактировал cerg19 - Aug 4 2010, 09:46
Go to the top of the page
 
+Quote Post
hobgoblin
сообщение Aug 4 2010, 10:23
Сообщение #17


Местный
***

Группа: Свой
Сообщений: 202
Регистрация: 2-10-06
Из: Петербург
Пользователь №: 20 881



Во-первых, при каких параметрах получается 960 звеньев КИХ-фильтра. При частоте АЦП, например 61.4 МГц, и требуемых параметрах фильтра сдается мне, он будет больше (но использовать один даже полифазный КИХ фильтр при таком соотношении входной и выходной тактовых частот, IMHO, не вариант, лучше делать комбинацию из нескольких фильтров). Если при частоте 480 кГц, то может быть, он и будет таким, но при этом надо учитывать, что тактовая частота FPGA будет много выше, что позволить эффективнее использовать аппаратные ресурсы. Правда сдается мне, что тогда придется самому писать фильтр руками. Куда у Вас потом данные пойдут?
И все-таки, какие еще полосы планируется фильтровать? Вы в каком-то из постов сказали про три.

Если бы требовалась только фильтрация полосы 7 кГц, то можно было бы поставить в ПЛИС децимирующий фильтр (например, комбинацию CIC и КИХ фильтра) в 1535 раз. Тогда на выходе при частоте дискретизации АЦП 61,4 МГц была бы частота дискретизации 40 кГц, но при этом требования к фильтрам были бы помягче. Потом сделать повышение частоты в 12 раз интерполятором. Интерполятор может быть будет и большой (но вряд ли больше 100 звеньев), зато его можно сделать хоть вообще на одном MAC (поскольку частоты дискретизации на выходе, 480 кГц, более чем в 100 раз меньше 61.4 МГц, которым будет тактироваться ПЛИС).
Go to the top of the page
 
+Quote Post
cerg19
сообщение Aug 4 2010, 10:58
Сообщение #18


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 12-05-09
Из: Нижний Новгород
Пользователь №: 48 978



Цитата
И все-таки, какие еще полосы планируется фильтровать?

7 15 25 40

Цитата
зато его можно сделать хоть вообще на одном MAC

не могли бы Вы пояснить что такое MAC

Цитата
то можно было бы поставить в ПЛИС децимирующий фильтр (например, комбинацию CIC и КИХ фильтра) в 1535 раз. Тогда на выходе при частоте дискретизации АЦП 61,4 МГц была бы частота дискретизации 40 кГц, но при этом требования к фильтрам были бы помягче.

тоесть Вы предлагаете поставить на выходе ЦАП ПЛИС где сделать CIC и КИХ фильтр скидывающую частоту дискритизации до 40кГц(сейчас ведём речь только про полосу пропускания 7кГц), там же потом сделать КИХ фильтр обеспечивающую нужную полусу и потом тамже поставить интерполятор. А хватит ли ресурсов ПЛИС?

Сообщение отредактировал cerg19 - Aug 4 2010, 11:25
Go to the top of the page
 
+Quote Post
hobgoblin
сообщение Aug 4 2010, 12:22
Сообщение #19


Местный
***

Группа: Свой
Сообщений: 202
Регистрация: 2-10-06
Из: Петербург
Пользователь №: 20 881



Цитата
не могли бы Вы пояснить что такое MAC

MAC - умножитель-накопитель. Насчет этого варианта, я возможно погорячился. Его можно будет реализовать, хотя я никогда такого в ПЛИС не делал, но придется довольно много попотеть, поскольку потребуется двухпортовая память под линию задержки входных отсчетов и ПЗУ для коэффициентов, а также какая-то какая-то логика управления работой с ними.
Цитата
тоесть Вы предлагаете поставить на выходе ЦАП ПЛИС где сделать CIC и КИХ фильтр скидывающую частоту дискритизации до 40кГц(щас ведём речь только про 7кГц), там же потом сделать КИХ фильтр обеспечивающую нужную полусу и потом тамже поставить интерполятор. А хватит ли ресурсов ПЛИС?

Это лишь один из вариантов, предложенный навскидку, очень вероятно что не самый оптимальный. CIC фильтр децимирующий в 307 раз и КИХ фильтр, децимирующий в 5 раз, например, потом интерполирующий КИХ в 12 раз. Их комбинация будет обеспечивать полосу. Ресурсов ПЛИС, скорее всего, хватит. Не забывайте о том, что как только Вы делаете собственную аппаратную реализацию в ПЛИС, Вы можете при децимации и интерполяции использовать полифазные структуры КИХ, что значительно уменьшает количество умножителей.
Цитата
7 15 25 40

Цитата
щас ведём речь только про 7кГц

IMHO, если уж делать, то сразу с прицелом на будущее под все возможные полосы.

Использовать AD6652 наверное будет проще, только надо четко представлять как формируется суммарная частотная характеристика приемника. Я думаю, что поразбиравшись немного, Вы сделаете фильтр с нужными параметрами и на нем. Можно еще с частотой дискретизации АЦП поэкспериментировать, если он не задана жестко фиксированной по ТЗ, исходя из каких-то соображений. Суммарный коэффициент децимации образуется путем умножения коэффициентов децимации трех фильтров, а программа расчета Analog Devices считает только те комбинации коэффициентов децимации, которые соответствуют заданными вами входной и выходной тактовой частотам. Может быть, немного поменяв частоту дискретизации АЦП у Вас появятся другие комбинации коэффициентов децимации, которые дадут лучшую сумарную частотную характеристику.

Да и еще, в том варианте, который я предложил, у CIC будет довольно большой коэффициент децимации, что даже при третьем порядке даст громадный коэффициент усиления и потребует 25 дополнительных бит разрядности, так что оптимальным этот вариант назвать точно нельзя. Но вариантов существует много, поэкспериментируйте.
Go to the top of the page
 
+Quote Post
fontp
сообщение Aug 4 2010, 12:23
Сообщение #20


Эксперт
*****

Группа: Свой
Сообщений: 1 465
Регистрация: 25-06-04
Пользователь №: 183



QUOTE (hobgoblin @ Aug 4 2010, 16:07) *
Суммарный коэффициент децимации образуется путем умножения коэффициентов децимации трех фильтров, а программа расчета Analog Devices считает только те комбинации коэффициентов децимации, которые соответствуют заданными вами входной и выходной тактовой частотам. Может быть, немного поменяв частоту дискретизации АЦП у Вас появятся другие комбинации коэффициентов децимации, которые дадут лучшую сумарную частотную характеристику.


Так оно обычно и есть. Если качать коэффициент децимации так, чтобы было много различных множителей для разных ступеней, а не только степени 2 возрастает число рассчитываемых вариантов и некоторые могут оказаться получше. AD FilterDesign рассчитывает все комбинаторные варианты в меру сил, если только не влетает в переполнение))
Go to the top of the page
 
+Quote Post
cerg19
сообщение Aug 4 2010, 15:06
Сообщение #21


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 12-05-09
Из: Нижний Новгород
Пользователь №: 48 978



Спасибо fontpи и hobgoblin огромное, очень рад что решил написать сюда. Много посоветовали, много дали информации для размышления, будем думать. Если возникнут ещё вопросы, напишу, надеюсь не оставите без внимания)
Go to the top of the page
 
+Quote Post
mmor
сообщение Apr 26 2011, 16:17
Сообщение #22


Участник
*

Группа: Участник
Сообщений: 61
Регистрация: 22-04-06
Пользователь №: 16 379



Помогите новичку.
Если я подам на AD6655 (ADC/DDC) сигнал частотой 20 Мгц, модулированный 1 кГц, а потом сделаю децимацию встроенным полосовым дециматором с центральной частотой 20 Мгц и полосой 10 кГц я получу на выходе смещенный на нулевую частоту полезный сигнал? Я правильно понимаю? Спасибо.
Go to the top of the page
 
+Quote Post
messenger
сообщение Dec 2 2017, 14:27
Сообщение #23


Местный
***

Группа: Участник
Сообщений: 350
Регистрация: 23-03-07
Пользователь №: 26 457



не могу понять, аналоги ad6652 существуют? или тема с цифровой второй пч провалилась, раз AD не рекомендую их к разработке новых устройств

Сообщение отредактировал messenger - Dec 2 2017, 14:27
Go to the top of the page
 
+Quote Post
Genadi Zawidowsk...
сообщение Dec 4 2017, 01:43
Сообщение #24


Профессионал
*****

Группа: Участник
Сообщений: 1 547
Регистрация: 22-06-07
Из: Санкт-Петербург, Россия
Пользователь №: 28 634



TI LM97593 - как насчет этого?
Go to the top of the page
 
+Quote Post
stealth-coder
сообщение Dec 4 2017, 11:27
Сообщение #25


Частый гость
**

Группа: Участник
Сообщений: 102
Регистрация: 27-12-08
Пользователь №: 42 786



Цитата(messenger @ Dec 2 2017, 17:27) *
не могу понять, аналоги ad6652 существуют? или тема с цифровой второй пч провалилась, раз AD не рекомендую их к разработке новых устройств

Зависит от решаемой задачи:
1. Есть RF ADC, у них встроенные дециматоры, иногда программируемые FIR. Например, ADC32RF45.
2. Есть малогабаритные трансиверы типа AD9361, AD9364, AD9371, AD9375, LMS6002, LMS7002, на вход подаётся аналоговый сигнал на РЧ, на выходе - отфильтрованные IQ отсчёты с заданной частотой дискретизации.
3. Собственная или покупная реализация на FPGA, тут уж без ограничений, "дороха, бохато".
4. Есть очень интересная серия сигнальников от TI 66AK2L06/TCI6630 с встроенным Digital Front End, идея отличная - прямое подключение АЦП/ЦАП по интерфейсу JESD204B с последующей расфильтровкой до 48 каналов в зависимости от требуемых полос, но доступен только RFSDK с ограниченным набором конфигураций, заточенных под 3G/4G, остальных на форуме посылают в некие фирмы, которые осуществляют поддержку, естественно не бесплатно.
Go to the top of the page
 
+Quote Post

2 страниц V  < 1 2
Reply to this topicStart new topic
5 чел. читают эту тему (гостей: 5, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 13th December 2017 - 15:10
Рейтинг@Mail.ru


Страница сгенерированна за 0.01333 секунд с 7
ELECTRONIX ©2004-2016