Перейти к содержанию
    

StewartLittle

Свой
  • Постов

    3 048
  • Зарегистрирован

  • Посещение

  • Победитель дней

    15

StewartLittle стал победителем дня 6 марта

StewartLittle имел наиболее популярный контент!

Репутация

40 Очень хороший

9 Подписчиков

Информация о StewartLittle

  • Звание
    Лентяй
    Гуру
  • День рождения 05.03.1971

Контакты

  • Сайт
    Array
  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

19 591 просмотр профиля
  1. Лог с ошибками в студию! Примеров вот именно для CSI-2 RX я не видел, но другие примеры можно взять вот отсюда: https://github.com/sipeed/TangMega-138KPro-example
  2. Да, правильно. Но только не для JTAG'а, а для создания проекта для ПЛИС на этой плате. На плате Tang Nano, которая, кстати, уже снята с производства, используется ПЛИС GW1N-LV1, которая тоже уже снята с производства. Поддержка GW1N-1 есть только в стандартной версии (в эдьюкейшен версии ее нет). Поэтому для Tang Nano и требуется стандартная версия Gowin EDA. Вообще же использование Tang Nano, по нынешним временам - так себе вариант... Лучше взять какую-нибудь другую плату - Tang Nano 1K, Tang Nano 4K или Tang Nano 9K.
  3. По первому вопросу - посмотрите в симуляционной модели топового файла проекта - не добавлена ли модель Вашего PLL там внутри?
  4. Вы новый модуль ALTPLL из библиотеки добавляете. А нужно в навигаторе проекта открывать уже добавленный в него и сконфигурированный модуль (с именем, которое Вы ему присвоили в момент создания) . На моей картинке смотрите в левом верхнем углу.
  5. Как именно Вы это делаете? У меня в Quartus Prime Standard v18.1 открывается добавленный в проект PLL, с заданными ранее настройками. И ничего перезаписывать не предлагает.
  6. В Project Navigator открываем закладку IP Components и дважды тыкаем в модуль ALTPLL
  7. Intel Programmable Solutions Group is now Altera®, an Intel Company Today, Intel announced the official launch of Altera, its new standalone FPGA company <bla-bla-bla> Ну и попутно: - немного нового софта анонсировали: P4 Suite for FPGA и Simics Simulator; - опубликовали информацию по новому семейству Agilex 5 (а Agilex 3 все еще в статусе Coming Soon).
  8. https://kit-e.ru/synopsys-design-constraint-yazyk-zadaniya-vremennyh-ogranichenij-na-primere-altera-timequest-chast-1/
  9. Делаем так: в Adobe Acrobat Pro (или другом подобном редакторе) сохраняем китайский pdf в виде вордовского файла (.docx); скармливаем полученный docx-файл гуглопереводчику и просим перевести на английский; сохраняем новый docx-файл с переводом; в этом файле врукопашную подправляем клонтитулы и форматирование (если нужно) и через гуглопереводчик допереводим непереведенные куски текста и таблиц; сохраняем файл и распечатываем его в pdf (например, с помощью doPDF). Вуаля! Конечно, перевод не Рио-де-Жанейро, но разобраться можно. Вот, что получилось по-быстрому (нужно доперевести части таблиц 2-9 - 2-12 - думаю, справитесь сами :) UG052008_Titan2_10G MAC+PCS_IP_UserGuide_Eng.docx UG052008_Titan2_10G MAC+PCS_IP_UserGuide_Eng.pdf
  10. Версия Gowin EDA у Вас ну очень старая... Обновитесь до актуальной.
  11. Ну так гляньте релиз ноутс на последние версии Gowin EDA : Уважаемый коллега @faa сообщал, что у него на плате Tang Mega 138K (которая для GW5AST) установлен чип с маркировкой GW5AT-LV138FPG676AC1/I0, но ID CODE 0x1081B, и аппаратное ядро процессора AE350 присутствует и работает.
  12. Уважаемый @klen сейчас в основном на сахаре общается.
×
×
  • Создать...