Перейти к содержанию
    

baken

Участник
  • Постов

    180
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Информация о baken

  • Звание
    Частый гость
    Частый гость
  • День рождения 04.01.1984

Контакты

  • ICQ
    Array

Информация

  • Город
    Array

Посетители профиля

1 775 просмотров профиля
  1. Мысль нормальная. Даже очень. Складывается впечатление, либо в России разводка плат умерла в принципе, либо разводчики печатных плат тщательно шифруются по принципу "сало мое никому не дам". Пока так и не понял. В чем собака порылась :) Для интерфейсов есть несколько требований, это импедансы трасс, предельная длина трасс, предельное отклонение длины трасс между собой т.н. length matching, минимальный зазор между трассами от перекрестных помех, минимальный зазор данного интерфейса до clock, до обрыва плана питания и так далее. Самое интересное, что в стеке платы на каждом сигнальном слое цифры будут отличаться, и это понятно, если скажем шесть слоев, сверху и снизу микрополосковые трассы, а внутри двойная полосковая. Для пяти интерфейсов получаем два набора цифр, итого 10 наборов параметров. И это только на одном шаблоне в 6 слоев. Для универсальности конечно лучше сразу забить все, а при проектировании по принципу "ненужное удалить". Автоматизация легко делается с помощью связки Excel + Perl. В САПР обычно файлы настроек как правило текстовые или csv, или позволяют сделать импорт этого дела из текста или CSV. Поэтому по принципу IPC7351, а он то как раз из Excel делался, создать расчетные таблицы для шаблонов, интерфейсов, слоев и так далее. Затем выгнать результаты в CSV и с помощью Perl преобразовать этот файл в формат понятный данному CAD. Для Mentor точно знаю, сделать шаблоны для CES можно, и он их возьмет, плюс у него довольно развитая Automation, в которой я пока ни бум бум, руки не доходят. Думаю в Allegro тоже самое. У меня вопрос по Allegro в референс дизайнах интерфейс памяти там DDR например везде нарисованы вплотную друг к дружке красивые тромбоны. Интересно Allegro делает такое размещение автоматом или полуавтоматом. Или же все таки это исключительно ручной труд художника:)
  2. Платы действительно в общем случае будут с самыми дубовыми параметрами. Поэтому надо под каждое производство создавать свой дизайн. Производственники не выкладывают свои параметры на сайте, мое личное мнение, из за лени, чтобы не светить свои недостатки, чтобы обеспечить работой технологов. Если создать презентацию с полным описанием, "технолог", отвечающий целыми днями на одни и те же вопросы станет попросту не нужен. Насчет технологических норм, которые забиваются в дизайн. Вы поставили вопрос как? Сделать плату которую не нужно переделывать от производителя к производителю. Если надо раздвинуть все трассы в дизайне на 0.02мм, никакой файл не поможет, надо двигать все трассы. А вот если Вы разводите плату заново под конкретного производителя, вот тогда да, самый лучший выход это создать шаблоны плат под каждого производителя. Но тут тоже есть "нЬюансы". Возьмем компанию PCBTech, у них три базовых варианта, эконом, стандарт, экстра. Соответственно три набора параметров. А значит и три шаблона. Плюс если планируются глухие и скрытые отверстия, надо не просто вбить их в дизайн а просчитать, где вводить эту фишку, а где нет. Потому что иной раз выгоднее добавить слой или перейти со стандарта с глухими via на экстру без via. Плюс в режиме экстра, у них есть еще такая фишка "по всей плате мы не можем, но вот прямо под чипом да, да можем дать не просто экстра, а экстра супер параметры". И их тоже надо вбивать. Есть еще один финтик, "с такой площадкой уже не имеет смысла оставлять такое мелкое отверстие, надо отверстие делать больше", то есть у каждого производителя есть неписаные связки размеров "отверстие площадка" и по хорошему надо этот момент тоже учитывать. Плюс толщина платы и диаметр отверстия, особенно в режиме экстра, можно запросто нарушить этот момент, поэтому придется добавить три варианта. 1мм, 1.5мм и 2мм для экстры, и 1.5мм, 2мм для стандарта. Получаем 6 шаблонов плат только для одного производителя. А если их несколько. Ну хорошо, убили два месяца работы, собрали исчерпывающую базу, создали шаблоны плат на все случаи жизни по 10 производителям. И тут трое из них на сайте заявляют, "ура, мы поставили новое оборудование, расценки, сложность, все изменилось, мы всегда рады пойти навстречу нашим клиентам". Начинаем работу по синхронизации с новыми требованиями. А есть еще стандарты интерфейсов, LVDS, USB, PCI, DDR, Ethernet на них тоже нужны технологические параметры, и для каждого шаблона они будут разными. Для создания всех шаблонов для одного производителя с вышеуказанными стандартами неделя уйдет. Да, это очень хорошая работа. И действительно нужна. Но объем на все случаи жизни получается какой то совсем уж большой. Хотя я, например за, и готов подготовить шаблоны для Tepro и PCBTech для Mentor DxD, если инициатива будет поддержана форумчанами. Для начала топикстартеру предлагаю определиться что нужно, в каком виде и для чего. Свою точку зрения изложил выше.
  3. Есть, надо составить табличку возможностей всех производств с которыми Вы планируете работать. Допустим их 10. И для каждого из производств проставить их конкретные цифры по каждому параметру. Трассы, зазоры, шелк, маска и т.д. А затем вытащить из этой таблички параметры которые однозначно подходят ко всем 10ти производствам. И вот по этим параметрам разводить свои платы.
  4. Все гораздо веселее:) Все что сказано ниже относится к случаям сложных многослоек. И хотя у меня не более десятка плат, но таки есть что сказать. Считайте это бредом теоретика :) Набор сверел или допуски трасса/зазор это примерно 5% того, что Вы должны знать. Вам надо не просто выяснить возможности производства, надо задолбать технологов и выяснить каждый чих. А чихов там вагон и маленькая тележка. Вплоть до размеров платы при которых применение глухих via с одной стороны вызывает коробление платы. Точнее зависимость величины коробления от размеров платы. И так с каждым производством. Серьезные производства выкладывают исчерпывающую информацию в виде файла, где рассказывается подробно все, вплоть до допусков на все участки переходного отверстия, начиная от площадки на верхнем слое, заканчивая толщиной напыления. Остальные предлагают пообщаться с технологом. Который озвучит ответы на все вопросы. Иногда общение может затянуться на неделю. Плюс, если это серийное производство, начинается особый геморрой с поиском наиболее недорогого варианта из всех возможных. И это также сугубо индивидуально. И тут все вообще весело. Конечно, если у Вам не ПЛИС тысяченогую разводить, а стандартную четырехслойку, тогда да, предыдущие ораторы правы, берете плату "стандарт", типа 0.2/0.2 via 0.4/1.0 и шелк 0.15/1.5 и вперед. Такую плату сделают за недорого на любом производстве. Ну а про шелк, безусловно, хороший тон, это самому ручками поправить шелк на плате, где удалить совсем, где покрутить надписи, сгенерить слой шелка и проверить, чтоб надписи не наезжали на площадки. И с маской разобраться, чтобы всяких залипух по маске было минимум. И размеры ее совпадали с их возможностями.
  5. У меня стек платы не мог сменить из за переходных, как только убрал все переходные, кроме сквозных, все поменялось. Предлагаю span всех переходных поменять на 1-6, удалить в Setup все кроме сквозных переходных сменить стек платы как угодно, затем вернуть 1-2,2-7,7-8 переходные, и наконец назначить их на плате, как было до смены стека. Да, там могут быть разногласия и наезды via на дорожки, но это временно, на момент смены дорожки подвигать.
  6. В библиотеке надо "видимость" включить для всех групп ячеек. Там есть нечто типа Library Search Path или Partition Search Path. Когда это дело отключено, ячейка в библиотеке есть, а ExpPCB ее не видит, потому что путь поиска отключен. Сто раз с этой ерундой сталкивался.
  7. У меня вопрос к fill. В лабораторных к Hyperlynx есть lab_06 для моделирования линий CK от DDR2. В описании к лабе сказано что вот мол, представляем схему DIMM DDR2, которая соотвествует JEDEC спецификации. Затем идет проверка качества сигналов и добавляется конденсатор 10pF который все исправляет. Это мне понятно. А непонятно вот что, специально посмотрел все стандарты для DIMM модулей на DDR2, нашел точно такую же схему разводки CK для 240pin SODIMM PC-5300 документ 4.20.13 Card типа H. На PC4200, о котором идет речь в лабе похоже стандарта нет в принципе. Так вот размеры на TL в стандарте указаны в разы отличающиесь от тех что на схеме. И пределы этих размеров в стандарте не более +/-0.3mm. Тогда вопрос, зачем делать такой жесткий стандарт, если можно поставить размеры от фонаря в 3..5 раз больше чем в стандарте, а в лабе особенно большая разница для TL на входе микросхем 3.5-18mm ( по стандарту 3.5мм) если все можно исправить конденсатором в 5..10пик. Или есть какой то другой стандарт, или я чего то непонима
  8. Что то непонятное с транслятором AEX2007.7 Попробовал несколько плат, доводит до конца, но пишет ошибки с tech файлом. Сам пакет Allegro 16.3. Открываю плату для трансляции в Allegro XL. Вот пример платы, мне нужно другие, те не могу выложить из за NDA, а это пример который в широком доступе, ошибка аналогичная http://beagle.s3.amazonaws.com/design/Rev_C3_brd.zip Прикрепил информацию из command window в файл command.txt, а лог транслятора в *.log файле Точно такие же ошибки вылетают на всех дизайнах. Есть идеи? logs.rar
  9. Да а как Вы определите направление движения файла при работе с флешкой. Почитайте стандарт Mass storage. Флешка общается с виндой при помощи блоков по 512 байт, разобраться что происходит на самом деле, чтение, запись или удаление, можно только если пропускать все пакеты через себя, распатронивать каждый, и смотреть какая там команда Read или Write. Но даже это не гарантирует результата, так как винда может копаться в каталоге флешки, а выглядеть это будет как запись в нее, а может винда просто сняла флаг чтения. На практике это означает выброс 32 блоков по 512 байт от винды во флешку. Никто там по одному биту не пишет. И даже по 512 не пишет. А сразу по 4К, для FAT32, а каталог может состоять из 32 секторов по 4К, и все ради одного бита. И как определить направление файлов, если не пропускать это все через себя и не анализировать каждый пакет? Ну а если мы анализируем информацию и строим у себя копию FAT чтобы понять, что там происходит, тут до чтения самой информации шажок. Это как ракеты в Чехии. Никто нападать не собирается, но базу строит:)
  10. Мне кажется заказчик хочет не направление файла определить, а вклиниться в поток передачи данных и анализировать эти самые данные на предмет информации, которая пробегает. Простого решения не будет, как тут сказали, возможно подсунуть свой хаб в разрыв USB, который будет прозрачно качать информацию и сливать на сторону данные. Но то что это будет недешево, тоже нужно осознавать. Вручную протокол хаба на микроконтроллере не так просто сделать.
  11. Сразу скажу операционники и формулы уже давно забыл, а поднимать информацию лень. Но общий ход мыслей скажу. Входы операционников "соединены" виртуально, то есть сам ОУ старается сделать все со своим выходом, чтобы уравнять напряжения на входах + и -. По хорошему, чтобы "учесть что входы соединены", надо написать уравнение для входа +, затем уравнение для входа -, после чего оба уравнения приравнять, исходя из природы работы ОУ, а он постарается чтобы в каждый момент времени оба напряжения были равны. И затем из этого равенства вывести уравнение выхода схемы. Чтобы "что делать с диодом", надо вставить в общее уравнение, уравнение для диода. У него же есть экспоненциальное уравнение зависимости тока через диод от приложенного напряжения. Препод не зря всунул на входы ОУ разные и сложные по форме сигналы. Единственно, если взять все вместе, уравнение для пилы, уравнение для синусоиды, уравнение для диода, и вывести аналитически уравнение на выходе, задача выглядит негуманно по отношению к студенту. Диод ведь нелинейное устройство, и тут уже дифференциальные уравнения вступают в работу. А раз дифференциальные уравнения, значит упростить задачу могло бы преобразование Лапласа, но оно работает только для линейных цепей, а тут диод. И теория переходных процессов. Задача мягко говоря непростая, если решать серьезно. Отправная точка для Вас это теория нелинейных цепей, сначала выведите формулы синусоиды прошедший просто через диод, затем формулу синусоиды прошедший через операционник, и после решения этих двух задач, решайте комплексную задачу уравнения диода в операционнике. Я бы делал вот так как написал.
  12. Ну да, тоже кстати, был подобный казус, панель несколько плат, двухслойки, на одной действительно было непрохождение сигнала через переходное отверстие. Но всего один раз, в одном отверстии, хотя заказов было несколько разных. Я тогда сильно удивился :) После заказывал четырехслойки, довольно сложные, никаких нареканий. Я их не оправдываю, но это такой дефект, с которым можно смириться, у них туча других достоинств, работают надежно, логистика нормальная, и платы довольно неплохие. Да, конечно, если работать с Резонитом Вам проще, или при массовом выпуске дефекты плат от Тепро такие, что становится проблемой вопросов нет. Но ставить на них крест только из за пары переходных, которые случаются нечасто, и не в каждом заказе, и даже не в каждом пятом заказе, как минимум неразумно. Они действительно надежные ребята. Хотя согласен, тестировать самому плату удовольствия мало. И наверное нужно принять во внимание, что если у них некоторые отверстия не металлизированы вообще, значит есть еще туча тех, которые звонятся, но металлизация там в половину нормы. И значит у них сниженное прохождение тока, из за чего в блоках питания наверное нужно будет либо ставить via диаметром побольше, либо пропаивать насильно:)
  13. Да нечего тут конкретизировать. Скорее всего соглашусь с Вами, если производство стандартное, наращивание меди на внешнем слое даст 45мкм. На этом предлагаю тему закрыть.
  14. Тогда вообще непонятно. Я почти сразу же позвонил технологам, они сказали, что Ваша компания без проблем сделает хоть 17мкм, хоть 35мкм, что на внешних слоях, что на внутренних. Если это было сказано не про Ваше производство, а про какой нибудь китайский завод с умопомрачительными ценами, тогда мне понятно. Я внимание технологов не заострял, полагал, что по умолчанию дается информация про Ваше производство. А если это ответ технологов, именно про Ваше производство, тогда как бы уточнить, кто ошибается, Ваши технологи, или Вы. Все таки вопрос не праздный.
  15. Ну так, сумасшедшая и нереализуемая идея. Значит так, вставляются бутылки из белого прозрачного стекла. А теперь представьте себе жидкость, ну как в фильмах показывают про эликсир жизни, такая светящаяся голубым цветом, с переливами розового, перламутровая жидкость. И вот такая светящаяся жидкость начинает переливаться между бутылками, в любом направлении, то есть заполняются наполовину нижние, затем верхние, причем воздух у верхних снизу. Ррраз, узор поменялся и начинают наполняться и наоборот бутылки в разных напрвлениях, как будто это не бутылки а дно емкости в которой вода волнами перекатывается. Технически даже не представляю как это сделать, но если сделать, у посетителей крышу сорвет сразу:) А ближе к теме, надо сделать плоский аквариум из стекла, на него надеть снаружи пластиковую матрицу, как будто это отдельные соты. Внутри сделать подсветку программируемую на компе, и штук 12 управляемых по компу водоструйных брандсбойтов, под освещение подавать струи, будет зрелищно.
×
×
  • Создать...