Так что в итоге должно быть в модуле и в тестбенче написано, кто может объяснить?
Как в тестбенче подавать что-то на inout, если modelsim просит тип wire, а ему можно только через assign присваивать, соответственно, если уже присвоил сигнал на IO модуля, то не сможешь присвоить ничего в другом месте?