_4afc_ 24 1 октября, 2017 Опубликовано 1 октября, 2017 · Жалоба Есть Verilog Module который тестируется Verilog Test Fixture c использованием Task. Хочется перенести функционал теста в железо, т.е. нажал кнопку - выполнилась последовательность действий описанная в Task. Как с наименьшими трудозатратами синтезировать функционал, не переписывая его в стейт-машину? Может конвертеры какие есть, типа Vivado-HLS, чтобы скормил ему Verilog Test Fixture и получил синтезируемый Verilog Module? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 2 октября, 2017 Опубликовано 2 октября, 2017 · Жалоба Есть Verilog Module который тестируется Verilog Test Fixture c использованием Task. Хочется перенести функционал теста в железо, т.е. нажал кнопку - выполнилась последовательность действий описанная в Task. Как с наименьшими трудозатратами синтезировать функционал, не переписывая его в стейт-машину? Может конвертеры какие есть, типа Vivado-HLS, чтобы скормил ему Verilog Test Fixture и получил синтезируемый Verilog Module? task должен иметь кучу ограничений (не только отсутствие #, но, вроде бы, еще с глобальными переменными низя), чтобы быть синтезируемым. когда-то раньше вообще было нельзя. полагаю, что автоматического конвертора нету - во первых слишком сложно, во вторых мало кому нужно Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться