реклама на сайте
подробности

 
 
3 страниц V  < 1 2 3  
Reply to this topicStart new topic
> Описание Multicycle, sdc
Flip-fl0p
сообщение Jul 24 2017, 07:17
Сообщение #31


Местный
***

Группа: Участник
Сообщений: 391
Регистрация: 11-06-13
Пользователь №: 77 140



Напишу свой вопрос в теме, чтобы не плодить очередную.
Возник вопрос по констрейнам. В частности про set_multicycle_path - мультициклы.
Сам смысл констрейна мне понятен - указать трассировщику, что данные на определенном регистре меняются не каждый такт, а раз в несколько тактов.
Но возникло некоторое непонимание, а на какие регистры правильно накладывать эти констрейны.
Приведу пример:
Принимаю последовательный поток данных,который необходимо преобразовать в параллельный и передать в другой клоковый домен.
Передаваемое слово имеет 10 разрядов.
Данную задачу решаю так:
Принимаю данные на 10 кратной частоте в 10 разрядный сдвиговый регистр(SHREG).
Каждые 10 тактов, счетчик(CNT) генерирует сигнал по которому данные со сдвигового регистра переписываются в обычный регистр(REG).
Потом, данные с обычного регистра я передаю в FIFO буфер(destination FIFO) для пересылки между клоковыми доменами.
Так вот на какой путь необходимо накладывать констрейн мультицикла ?
На путь от SHREG до REG.
Или на путь от REG до destination FIFO.
Основная задача которую я хочу решить - написать собственный приёмник LVDS, поскольку встроенные приёмники по определенным причинам мне не подходят. Поэтому необходимо выжать максимум скорости с этого приёмника. На данный момент выше 450 Мгц не получается принимать данные. Хотя в теории каждый из модулей(REG, SHREG, CNT) может работать на частоте до 800 МГц.


Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Jul 24 2017, 07:52
Сообщение #32


Профессионал
*****

Группа: Свой
Сообщений: 1 026
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(Flip-fl0p @ Jul 24 2017, 10:17) *
Так вот на какой путь необходимо накладывать констрейн мультицикла ?

Почитайте статьи des00 - там понятно все и просто http://kit-e.ru/articles/plis/2010_12_38.php
У меня принципиальный вопрос по схеме, приведенной Вами - там на входе отсутствует DDR-регистр, это так и задумано?
Ну и, соответственно, эти значения частот взяты из документации - 800МГц? Я просто не видел таких частот для SDR-режима, может все-таки там 800Mb/s для DDR-режима (для arriav максимальные предельные внутренние частоты - региональные/периферийные/глобальные клоки 450-550МГц)?
Go to the top of the page
 
+Quote Post
Flip-fl0p
сообщение Jul 24 2017, 08:07
Сообщение #33


Местный
***

Группа: Участник
Сообщений: 391
Регистрация: 11-06-13
Пользователь №: 77 140



Цитата(bogaev_roman @ Jul 24 2017, 10:52) *
Почитайте статьи des00 - там понятно все и просто http://kit-e.ru/articles/plis/2010_12_38.php
У меня принципиальный вопрос по схеме, приведенной Вами - там на входе отсутствует DDR-регистр, это так и задумано?
Ну и, соответственно, эти значения частот взяты из документации - 800МГц? Я просто не видел таких частот для SDR-режима, может все-таки там 800Mb/s для DDR-режима (для arriav максимальные предельные внутренние частоты - региональные/периферийные/глобальные клоки 450-550МГц)?

Пока да, так и задумано приём на SDR. Поскольку хочу разобраться с мультициклами. Но в любом варианте потом сделаю на DDR.
Go to the top of the page
 
+Quote Post
bogaev_roman
сообщение Jul 24 2017, 08:30
Сообщение #34


Профессионал
*****

Группа: Свой
Сообщений: 1 026
Регистрация: 20-10-09
Из: Химки
Пользователь №: 53 082



Цитата(Flip-fl0p @ Jul 24 2017, 11:07) *
Пока да, так и задумано приём на SDR. Поскольку хочу разобраться с мультициклами. Но в любом варианте потом сделаю на DDR.

Я к тому, что если сдвиговый регистр и счетчик реализованы на обычной логике, то это все и не заработает на частоте выше 450МГц.
Go to the top of the page
 
+Quote Post
Flip-fl0p
сообщение Jul 24 2017, 09:44
Сообщение #35


Местный
***

Группа: Участник
Сообщений: 391
Регистрация: 11-06-13
Пользователь №: 77 140



Цитата(bogaev_roman @ Jul 24 2017, 11:30) *
Я к тому, что если сдвиговый регистр и счетчик реализованы на обычной логике, то это все и не заработает на частоте выше 450МГц.

Хм... Вы абсолютно правы. Если верить описанию на Clock Tree Speci€cations for Cyclone V Devices то выше 550 MHz внутренняя логика работать не будет.
Go to the top of the page
 
+Quote Post

3 страниц V  < 1 2 3
Reply to this topicStart new topic
2 чел. читают эту тему (гостей: 2, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th September 2017 - 18:15
Рейтинг@Mail.ru


Страница сгенерированна за 0.01883 секунд с 7
ELECTRONIX ©2004-2016