[Serg1976 0]

имеются общие шина адреса и данных. На данной шине весят ADSP, SRAM и Flash с которого будет загружаться ADSP. Эти шины заведены на Altera и являются bidir. Программирование Flash происходит через Altera при этом ADSP находится в ресете и следовательно ее выводы адреса и данных нахлдятся в 3-м состоянии. После ресет снимается и ADSP загружается через Flash. Будут ли шины ADSP находясь в 3-м состоянии влиять на работу с Flash? или надо буферизировать шины адреса, т. к. они у ADSP являются выходами.

Сигналы управления Flash чтения и запись желательно тоже разделить или сделать общие сигналы чтения запись у ADSP, SRAM и Flash?

[jojo 0]

Это все может получиться. Но бы на макете попробовал сначала.

Такой погрузки я еще не делал (делал только из внешнего ПЗУ).

Подозреваю, что для полного успеха надо лишить процессор статуса ведущего на шине.

[3.14 0]

<Будут ли шины ADSP находясь в 3-м состоянии влиять на работу с Flash?>

Дык третье состояние именно для этого и задумано.

Буфера имеет смысл ставить при большой нагрузке нашину. В Вашем случае, нагрузка "стандартная". Смело воплощайте задуманное!

[alexdsp 0]

имеются общие шина адреса и данных. На данной шине весят ADSP, SRAM и Flash с которого будет загружаться ADSP. Эти шины заведены на Altera и являются bidir. Программирование Flash происходит через Altera при этом ADSP находится в ресете и следовательно ее выводы адреса и данных нахлдятся в 3-м состоянии. После ресет снимается и ADSP загружается через Flash. Будут ли шины ADSP находясь в 3-м состоянии влиять на работу с Flash? или надо буферизировать шины адреса, т. к. они у ADSP являются выходами.

Сигналы управления Flash чтения и запись желательно тоже разделить или сделать общие сигналы чтения запись у ADSP,  SRAM и Flash?

<{POST_SNAPBACK}>

 

Если предположить, что под ADSP понимается ADSP-218x, то третьим состоянием шины заведует входной сигнал /BR и надеяться на /RESET не стоит.

Управляя при помощи /BR, необходимо контролировать сигнал /BG (bus grant), дабы убедиться наверняка, что шина ДЕЙСТВИТЕЛЬНО находится в 3-ем состоянии. Посмотрите времянку в дэйташите.

Если всё разведено грамотно и плотно, то никаких буферов не потребуется.

А вообще, в такой схеме, я бы предпочёл грузить через IDMA, как всегда и делал. Намного более гибкий механизм. Кроме загрузки процессора, можно ещё и взаимодействовать с ним в работе. У меня почти всегда был микроконтроллер, который грузил процессор по IDMA шине, а загрузочный образ брал с внешней SPI Flash. При помощи нехитрого монитора в процессоре, это всё хозяйство прошивалось, грузилось, отлаживалось по RS232.

[3.14 0]

Еще хочу добавить к вышесказанному мной.

Можно эту флешку еще грузить через JTAG регистр пограничного сканирования.

Хотя я и высказывал писимистический настрой в этом подходе:

http://forum.electronix.ru/index.php?showtopic=1240

Но в будующем обязательно попробую.

[alexdsp 0]

Еще хочу добавить к вышесказанному мной.

Можно эту флешку еще грузить через JTAG регистр пограничного сканирования.

<{POST_SNAPBACK}>

 

Если только через JTAG FPGA? У ADSP-218x нет джитага как такового...

[3.14 0]

to alexdsp

Они (ADSP) разные бывают, на нашем ADSP21065L, JTAG присутствует.

[Гость Miron]

<Дык третье состояние именно для этого и задумано.

Буфера имеет смысл ставить при большой нагрузке нашину. В Вашем случае, нагрузка "стандартная". Смело воплощайте задуманное!>

 

Полностью согласен с 3.14 вешал на шину ADSP2187 5 устройств (Flash в том числе) и проблем не было (не сглазить бы)