реклама на сайте
подробности

 
 
12 страниц V  < 1 2 3 4 5 > »   
Reply to this topicStart new topic
> Пример топологии DDR3, Документация и примеры разводки DDR3
_Макс
сообщение May 17 2012, 18:54
Сообщение #31


Знающий
****

Группа: Участник
Сообщений: 684
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Uree @ May 17 2012, 21:34) *
На самом деле все работает и с меньшими зазорами... Не забываем простой момент - кроссталки все портят во время фронтов. Вот только при выравненных длинах эти фронты присутствуют примерно одновременно на всех сигналах группы, когда они устанавливаются. А вот сэмплируются эти сигналы в другой момент, когда они уже установлены. Поэтому внутри группы никто никому на самом деле не мешает.

Только вот в DDR3 фазы между разными byte lane могут быть существенно сдвинуты и распределены случайным образом. Т.е. между byte lane зазоры необходимо соблюдать максимальные, правильно?

Цитата(jks @ May 17 2012, 21:36) *
70 мм это в вакууме. А на печатной плате надо еще диэл. проницаемость учитывать.
Поэтому надо делить приблизительно на SQRT(e = 4.5) ~ 2.12.

Немного картинок.

Делить расстояние на корень квадратный их проницаемости? Тогда более 45 градусов получается.

Что вы используете для создания таких картинок?
как и чем можно симулировать DDR3 в отсутствии IBIS модели на процессор и модуль SO-DIMM?
Go to the top of the page
 
+Quote Post
jks
сообщение May 17 2012, 20:28
Сообщение #32


Местный
***

Группа: Свой
Сообщений: 248
Регистрация: 3-04-11
Из: Кинай
Пользователь №: 64 084



Цитата(_Макс @ May 17 2012, 21:54) *
Только вот в DDR3 фазы между разными byte lane могут быть существенно сдвинуты и распределены случайным образом. Т.е. между byte lane зазоры необходимо соблюдать максимальные, правильно?


Делить расстояние на корень квадратный их проницаемости? Тогда более 45 градусов получается.

Что вы используете для создания таких картинок?
как и чем можно симулировать DDR3 в отсутствии IBIS модели на процессор и модуль SO-DIMM?


Картинки сделаны в MWO.
Но программа предназначена больше для проектирования и моделирования в СВЧ, а также анализа различных ЭМ структур.

Для цифры есть HyperLinx или SigXplorer.
Go to the top of the page
 
+Quote Post
Uree
сообщение May 18 2012, 06:25
Сообщение #33


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Но согласитесь, сделать 3-w зазор между байт-группами в 10 раз легче, чем такой же зазор между всеми бит-сигналами?sm.gif
На практике делали зазоры "по возможности", где было для этого место. Зазор в пределах 2-3W(0.25-0.375мм), длина интерфейса ~110мм макс. Это для данных. Для адресов зазором вообще никто не заморачивался - 5милс/5милс все разведено. ПО факту работает на 1866МГц. На 2133 так и не завелось, правда непонятно почему - то ли чипы неудачные, то ли дизайн подкачал, то ли сетап проца не тот...
Go to the top of the page
 
+Quote Post
jks
сообщение May 18 2012, 06:45
Сообщение #34


Местный
***

Группа: Свой
Сообщений: 248
Регистрация: 3-04-11
Из: Кинай
Пользователь №: 64 084



Цитата(Uree @ May 18 2012, 09:25) *
Но согласитесь, сделать 3-w зазор между байт-группами в 10 раз легче, чем такой же зазор между всеми бит-сигналами?sm.gif
На практике делали зазоры "по возможности", где было для этого место. Зазор в пределах 2-3W(0.25-0.375мм), длина интерфейса ~110мм макс. Это для данных. Для адресов зазором вообще никто не заморачивался - 5милс/5милс все разведено. ПО факту работает на 1866МГц. На 2133 так и не завелось, правда непонятно почему - то ли чипы неудачные, то ли дизайн подкачал, то ли сетап проца не тот...


А про 1866МГц/2133 - это частота фронтов или реально тактовая такая высокая?
Вроде максимальная частота была 1066 МГц.

Сколько же она потребляет на таких скоростях.
Go to the top of the page
 
+Quote Post
Uree
сообщение May 18 2012, 06:52
Сообщение #35


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Пока не мерил, сколько там реально. Но то же, что в компах - DDR3-1866. Только без планок и два независимых канала рядом.
Go to the top of the page
 
+Quote Post
jks
сообщение May 18 2012, 06:58
Сообщение #36


Местный
***

Группа: Свой
Сообщений: 248
Регистрация: 3-04-11
Из: Кинай
Пользователь №: 64 084



Цитата(Uree @ May 18 2012, 09:52) *
Пока не мерил, сколько там реально. Но то же, что в компах - DDR3-1866. Только без планок и два независимых канала рядом.


А на таких скоростях как разводите данные? На внутренних слоях или на внешних?
Или стэк слоев и в этом случае стандартный 4-х слойный?
Go to the top of the page
 
+Quote Post
Uree
сообщение May 18 2012, 09:15
Сообщение #37


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Да, это была 4-х слойка. Все разведено на внешних слоях, внутренние земля/питание.
Go to the top of the page
 
+Quote Post
_Макс
сообщение May 18 2012, 09:36
Сообщение #38


Знающий
****

Группа: Участник
Сообщений: 684
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Uree @ May 18 2012, 09:25) *
На практике делали зазоры "по возможности", где было для этого место. Зазор в пределах 2-3W(0.25-0.375мм), длина интерфейса ~110мм макс. Это для данных. Для адресов зазором вообще никто не заморачивался - 5милс/5милс все разведено. ПО факту работает на 1866МГц. На 2133 так и не завелось, правда непонятно почему - то ли чипы неудачные, то ли дизайн подкачал, то ли сетап проца не тот...

Моделировали или так отдали в производство?
Go to the top of the page
 
+Quote Post
Uree
сообщение May 18 2012, 11:31
Сообщение #39


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Отдали. Мы никогда не моделим, у нас для этого инструментов нет, только мозгиsm.gif
Go to the top of the page
 
+Quote Post
jks
сообщение May 18 2012, 12:55
Сообщение #40


Местный
***

Группа: Свой
Сообщений: 248
Регистрация: 3-04-11
Из: Кинай
Пользователь №: 64 084



Цитата(Uree @ May 18 2012, 12:15) *
Да, это была 4-х слойка. Все разведено на внешних слоях, внутренние земля/питание.


Еще пару вопросов.
Для плат что работают на 1866МГц.

Сколько переходных максимум на трассах данных (не считая fanout)? Какая длина трассы при этом?
Какая толщина платы?
Параметры переходного отверстия (pad/drill/antipad)?



Цитата(Uree @ May 18 2012, 14:31) *
Отдали. Мы никогда не моделим, у нас для этого инструментов нет, только мозгиsm.gif


Согласен. Глаза боятся, а руки делают.
Go to the top of the page
 
+Quote Post
Uree
сообщение May 18 2012, 13:26
Сообщение #41


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Переходных - от нуля до двух, как получится.
Длина трасс - от ~40мм для ближнего чипа до 110 для дальнего.
Плата обычная, ~1.6мм.
Переходные 0.5/0.3мм. Что такое антипад - до сих пор не пойму... Если имеется в виду зазор до плэйнов на внутренних слоях, то 0.2мм drill-to-shape, неподключенные переходные удалены(Unused Pad Supression включено для внутренних слоев).

Да ничего глаза не боятся. Если похожая реализация на референсе работает, то почему бы ей не заработать в переделанном моем дизайне?
Go to the top of the page
 
+Quote Post
_Макс
сообщение May 28 2012, 12:33
Сообщение #42


Знающий
****

Группа: Участник
Сообщений: 684
Регистрация: 24-05-07
Пользователь №: 27 945



В ряде мануалов есть тенденция выводить сопротивление дорог к 45 или даже 40 омам. У меня 55 (0,1 мм). Что я теряю? И почему многие устремлены к уменьшению?

Сообщение отредактировал _Макс - May 28 2012, 12:33
Go to the top of the page
 
+Quote Post
Uree
сообщение May 28 2012, 13:10
Сообщение #43


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Потому что в ДДР3 драйвера такие, рассчитанные на работу на трассах с низким импедансом.
Go to the top of the page
 
+Quote Post
_Макс
сообщение May 28 2012, 13:15
Сообщение #44


Знающий
****

Группа: Участник
Сообщений: 684
Регистрация: 24-05-07
Пользователь №: 27 945



Цитата(Uree @ May 28 2012, 16:10) *
Потому что в ДДР3 драйвера такие, рассчитанные на работу на трассах с низким импедансом.

Не верится, где об этом почитать? Чем мне грозят мои 55?
Go to the top of the page
 
+Quote Post
Uree
сообщение May 28 2012, 13:19
Сообщение #45


Знающий
******

Группа: Свой
Сообщений: 4 984
Регистрация: 25-04-05
Из: Z. Gora
Пользователь №: 4 480



Не верьте, дело Ваше, но мне кажется производитель чипов памяти знает, как лучше проектировать дизайн под его память:
Прикрепленный файл  Micron_ddr3_design_guide.pdf ( 994.97 килобайт ) Кол-во скачиваний: 2619
Go to the top of the page
 
+Quote Post

12 страниц V  < 1 2 3 4 5 > » 
Reply to this topicStart new topic
3 чел. читают эту тему (гостей: 3, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 14th December 2017 - 00:26
Рейтинг@Mail.ru


Страница сгенерированна за 0.01384 секунд с 7
ELECTRONIX ©2004-2016