RRRR

ITU-T Recommendation V.24 List of definitions for interchange circuits between data terminal equipment (DTE) and data circuit-terminating equipment (DCE) Соответственно описывает соединение DTE и DCE (сигналы). Про последовательности бит вроде ничего не сказано. Если нужна рекомендация - могу выслать.

http://pes.free.fr/

В меню: Place->Polygon Pour Cutout случайно не то что нужно?

Попробуйте c ключом -С none

Я хоть и не Hercules, но присоединюсь: Может у Вас просто память (SDRAM) шалит? И во-вторых, можно для начала вообще не сжимать ядро (с помощью mkimage), а делать plain image, и потом уже (для записи во флешку) делать zImage и его уже обрабатывать mkimage. Мне показалось что zImage разкручивается быстрее... PS Посмотрел более ранние сообщения, у вас похоже ядро сжато дважды? Сначала u-boot рапортует про gzipped image, потом видим Uncompressing linux??? Это же двойное время на распаковку!

Ну а у AT91RM9200 тоже есть одно достоинство - он бывает не-BGA :)

С DM9161 дела не имел, только общие соображения: - попробуйте отрезать ножку 3 транса (TX CT) от VCCA и вообще никуда ее не подключать; - работоспособность может зависеть от неудачной разводки линий TX, RX и согласующих цепей.

Это у вас получится интеллектуальная платформа. А другой канал связи например ОКС №7, если конечно требуется производительность. Контроллер конечно может быть и ARM.

Спасибо, достаточно исчерпывающе

1) 5502 всегда вычитывает 4 байта, независимо от того какие данные вы запршиваете (это за 1 период CE). Но при организации 32 это не имеет значения. или PLL не на той частоте, вы меряли частоту EMIFCLK2 она действительно 75 ? Да, частоты все в норме. 2) наверно меделенно потому что вы неправельно настроили регистры SPCR1,SPCR1 вышего пространства. Вы вероятно опечатались, SPCR вроде относится к McBSP. Если речь идет о регистрах ЕМIF у меня они установлены вот так: EMIF_RSET(GBLCTL2, EMIF_GBLCTL2_RMK( EMIF_GBLCTL2_EK2RATE_1XCLK, EMIF_GBLCTL2_EK2HZ_DEFAULT, EMIF_GBLCTL2_EK2EN_ENABLED )); EMIF_RSET(CE0CTL1, EMIF_CE0CTL1_RMK( EMIF_CE0CTL1_TA_OF(0), EMIF_CE0CTL1_READ_STROBE_OF(0), EMIF_CE0CTL1_MTYPE_32BIT_SBSRAM, EMIF_CE0CTL1_WRITE_HOLD_LOW, EMIF_CE0CTL1_READ_HOLD_OF(0) )); EMIF_RSET(CE0CTL2, EMIF_CE0CTL2_RMK( EMIF_CE0CTL2_WRITE_SETUP_OF(0), EMIF_CE0CTL2_WRITE_STROBE_OF(0), EMIF_CE0CTL2_WRITE_HOLD_OF(0), EMIF_CE0CTL2_READ_SETUP_OF(0) )); EMIF_RSET(CE0SEC1, EMIF_CE0SEC1_RMK( EMIF_CE0SEC1_SNCCLK_SYNC_ECLKOUT2, EMIF_CE0SEC1_REN_DEFAULT, EMIF_CE0SEC1_CEEXT_DEFAULT, EMIF_CE0SEC1_SYNCWL_0CYCLES, EMIF_CE0SEC1_SYNCRL_0CYCLES ));

Есть такая проблема. SBRAM подключен к EMIF TMS320VC5502 и тактируется EMIFCLK2 = 75 MHz, Read latency 0, Write latency 0. Делаю простейшую програмку для записи последовательных ячеек в CE0 в цикле. Время записи одной ячейки получается около 160-180 нс, что подтверждается осциллографированием сигналов EMIF (/SWR - короткий импульс активного состояния, затем пауза порядка 160 нс, примерно то же на /CE0). А как бы заставить его писать (и читать) подряд несколько слов за один период CE0? В доке на EMIF есть такая картинка.. А то шибко медленно получается.

Для Linux драйвер с использованием PDC (AT91RM9200) лежит на www.ipbx.ru/rm9200

Speex пробовать пока не приходилось. Но априори можно предположить что он будет требовать большей производительности на канал по сравнению с ACELP, поскольку speex это просто CELP (без А). Если у вас требуется передавать всего один канал, то это не проблема, если больше, нужно принимать во внимание и вычислительные затраты на каждый тип кодека.

Если Вас не пугают патенты, можно попробовать G.729A (8 kbps) и G.723.1(6.3 и 5.3 kbps). Исходники можно найти на сайте ITU (вроде дают скачать) и в других местах. Еще отчличный кодек GSM(13 kbps), но он не подходит по вашим требованиям до 8 kbps.