IEC 0 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба Извините, может быть за глупый вопрос, но, применяют ли супервизоры для глобального сброса Cyclone III (pin DEV_CLRn)? Если да, то какие питания +3v3, +1v2. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба Извините, может быть за глупый вопрос, но, применяют ли супервизоры для глобального сброса Cyclone III (pin DEV_CLRn)? Если да, то какие питания +3v3, +1v2. Применял в нескольких проектах TPS3809K33 , только вместо питания ему на вход подключал сигнал INIT_DONE. Если есть PLL в проекте для формирования сброса можно использовать её LOCK. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба Применял в нескольких проектах TPS3809K33 , только вместо питания ему на вход подключал сигнал INIT_DONE. Если есть PLL в проекте для формирования сброса можно использовать её LOCK. А в чем идея. Если по включению питания на регистрах в FPGA можно установить любое значение и даже более, сформировать reset для сторонних устройств после конфигурации и инициализации. (кому надо извне ресетить регистры fpga?) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба А в чем идея. Если по включению питания на регистрах в FPGA можно установить любое значение и даже более, сформировать reset для сторонних устройств после конфигурации и инициализации. (кому надо извне ресетить регистры fpga?) Иногда нужно разрешать работу проекта с начальных условий не сразу после включения ,а после инициализации периферии(до этого и клоков нормальных может не быть).Супервизор удерживает ресет активным в течении 200мс,время достаточное для инициализации. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 3 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба Иногда нужно разрешать работу проекта с начальных условий не сразу после включения ,а после инициализации периферии(до этого и клоков нормальных может не быть).Супервизор удерживает ресет активным в течении 200мс,время достаточное для инициализации. А если начальное значение регистра отлично от всех нулей, двойную инверсию на регистр закладываете? (Начальное значение имеет смысл только для регистров с enable, ena не установлен, желаемое значение после включения питания не меняется) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_sda 0 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба Не закладываю. А если ena не используется то начальное значение не имеет смысла,так что ли? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
IEC 0 15 февраля, 2012 Опубликовано 15 февраля, 2012 · Жалоба Спасибо! Как- то с вашей помощью разобрался. Я enа не использую.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 4 апреля, 2015 Опубликовано 4 апреля, 2015 · Жалоба FPGA понятно... Ну а для СPLD супервизор для сброса в исходное состояние необходим же? Там нет PLL, которые могут создавать внутренний сброс при включении. Как там для XC9500 ничего внутри для ресета нет?.. На старт бордах как-то теперь не наблюдается... Слепой? Кстати, а никто не видел интегральный кварцевый генератор еще и с выходом сигнала Сброса(синхронным)? Очень бы пригодился для CPLD!.. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
