Jump to content

    
Sign in to follow this  
des00

Вытащить из Стратикс 4 8*1.25ГГц

Recommended Posts

Да, беда только что Stratix IV так работать не умеет: на выходе сериализатора у него нет DDR, а максимально поддерживаемая частота - 800.

 

А потому что кроме сериализатора без DDR есть только одна пара DDR регистров. Аппаратный сериализатор объединить с DDR последовательно я не вижу возможности ни по даташиту, ни по параметрам соответствующих мегафункций. И буду рад если кто объяснит мне, что тут я ошибаюсь.

 

Да, я уже понял в чем проблема. С альтерой не работал. У меня на виртексе реализовано.

Share this post


Link to post
Share on other sites

глянул 6 ой виртекс,

The data parallel-to-serial converter is available in two modes: single-data rate (SDR) and double-data rate (DDR).

если саппорт альтеры не поможет, буду на нем делать.

 

2 disel & VladimirB

не подскажите есть ли эвал борды что бы прицепить этот цап ну и еще lvds ы остались на подключение АЦП с аналогичными параметрами ?

Share this post


Link to post
Share on other sites

Мы сразу на собственной плате делали, поэтому практического опыта подключения этого цапа к отладкам нет. Но навскидку ML605 имеет два FMC разъема, где лвдс достаточно много. На цап точно хватит и на ацп останеться. FMC разъемы без проблем гигабит пропустят.

Share this post


Link to post
Share on other sites
глянул 6 ой виртекс,

если саппорт альтеры не поможет, буду на нем делать.

2 disel & VladimirB

не подскажите есть ли эвал борды что бы прицепить этот цап ну и еще lvds ы остались на подключение АЦП с аналогичными параметрами ?

 

disel умеет видеть на расстоянии

 

post-50219-1316157902_thumb.jpg post-50219-1316157997_thumb.jpg

 

Плата ML605 (XC6VLX240T-1FFG1156C)

мезонин с ЦАП AD9739BBC

мезонин с АЦП ADC083000

тактирование либо внешнее, либо от встроенного синтезатора

 

Мезонниные платы самодельные, но они у нас ещё остались смонтированные в небольшом количестве (технологический запас) - и в принципе можем вам их продать за разумные деньги .

Share this post


Link to post
Share on other sites
Мезонниные платы самодельные, но они у нас ещё остались смонтированные в небольшом количестве (технологический запас) - и в принципе можем вам их продать за разумные деньги .

написал в личку

Share this post


Link to post
Share on other sites
1. У стратиксов, судя по даташиту DDR регистры на выходе SERDES не используются.

2. Если DDR не используются значит по тактовому дереву нужно тащить 1.25 ГГц, тогда как по даташиту оно держит всего 717/800МГц.

все прямо как в анекдоте про число пи в военное время %)

 

раздел документации LVDS Interface with the Use External PLL Option Enabled

 

The high-speed clock generated from the PLL is intended to clock the LVDS SERDES circuitry only. Do not use the high-speed clock to drive other logic because the allowed frequency to drive the core logic is restricted by the PLL FOUT specification. For more information about the FOUT specification, refer to the DC and Switching Characteristics for Stratix IV Devices chapter.

 

т.е. если тактировать только SERDES, то по тактовому дереву можно протащить до 1.6 ГГц %)

 

и еще немного интересной информации

Figure 8–2 on page 8–3 and Figure 8–3 on page 8–4 show the locations of the left and right PLLs for Stratix IV E, GT, and GX devices. The PLL VCO operates at the clock frequency of the data rate. Clock switchover and dynamic reconfiguration are allowed using the left and right PLL in high-speed differential I/O support mode.

 

взял мегавизард, сгенерировал корку ALTLVDS с параметрами : 14 каналов, deserialization 4в1, inclock/datarate/outclock = 312,5/1250/625MHz, PLL внутри корки, чип i3, TQ дает ошибку внутри SERDES, при передачи сигнала из домена частоты 312.5МГц в домен 1250МГц %)

очень занятное дело, если выводить по 1,2 бита, то через аппаратный serdes все хорошо. Стоит сделать 4-х битную шину, как валится времянка в цепи захвата данных в сдвиговый регистр на 1.25ГГц %)

Share this post


Link to post
Share on other sites
disel умеет видеть на расстоянии

 

post-50219-1316157902_thumb.jpg post-50219-1316157997_thumb.jpg

 

Плата ML605 (XC6VLX240T-1FFG1156C)

мезонин с ЦАП AD9739BBC

мезонин с АЦП ADC083000

тактирование либо внешнее, либо от встроенного синтезатора

 

Мезонниные платы самодельные, но они у нас ещё остались смонтированные в небольшом количестве (технологический запас) - и в принципе можем вам их продать за разумные деньги .

 

Здравствуйте! Интересуют цены на вышеприведенные мезонины. Ответьте пожалуйста, если имеются в наличии.

e-mail:vkuzmin@telecomserv.ru

тел:(843)27-76-070

Share this post


Link to post
Share on other sites

Привет всем. Кто-нибудь промерял ЦАП AD9739A? У меня что-то с даташитом не очень сходится:

Normal Mode Fd=2400 МГц, Fs = 91 МГц

post-26933-1338198534_thumb.png post-26933-1338198564_thumb.png

 

Аналоговую часть пробовали разную, приблизительно тоже самое, что рекомендуют в даташите. Результаты примерно одинаковые.

Или может в даташите показан график с цифровым алгоритмом калибровки и подавлением частот около Fd/4*N, о котором в нем вскользь упомянуто?

 

Update. На частоте 1091 МГц уже получше, но все-равно торчат спуры.

post-26933-1338198549_thumb.png post-26933-1338198568_thumb.png

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this