[fly 0]

Помогите найти человеческую кору контроллера SDRAM на VHDL для реализации на ПЛИС Xilinx

"Человеческая" подразумевает возможноть изменения разрядности шины данных и адреса, а также обязательно наличие режима burst для чтения и записи

[des00 25]

Помогите найти человеческую кору контроллера SDRAM на VHDL для реализации на ПЛИС Xilinx

"Человеческая" подразумевает возможноть изменения разрядности шины данных и адреса, а также обязательно наличие режима burst для чтения и записи

<{POST_SNAPBACK}>

хммм у самого ксайлинкса ?

[prototype 2]

Можно взять у Lattice или Altera. Кроме регистрации от вас ничего больше не требуется.

[alex_k 0]

У Xilinx на сайте есть куча xapp-ов с исходниками построения контроллеров, также есть какой-то MemoryGenerator - вообщем материала довольно много просто зайти на сайт www.xilinx.com раздел memory corner.

[v_mirgorodsky 0]

А кто нибудь реально использовал эти корки от Xilinx и Altera в реально работающих проектах? Те, что отдаются на шару после простой регистрации?

 

Нормальный быстрый и функциональный SDRAM контроллер "весит" не менее 700-800 триггеров, 300-400 логических функций, а его исходники занимают никак не меньше 400-500kB. Просто так, за регистрацию, такие исходники никто не отдает.

[BlackPahan 0]

Я писал на AHDL. 189LE из них 123reg остальные comb.

Через месяцок собираюсь переписать на Verilog'e.

 

Давным-давно пробовал альтеровскую корку, но чета тама не завелось или не понравилось, не помню уже.

[USTAS 0]

Тоже писал самостоятельно на Verilog'e для работы с памятью MT48LC16M16A2 на кристалле XCV600-4.

За основу взял XAPP200, но переделал его для своих нужд.

Есть еще XAPP134, но мне больше понравилась One-hot State Machine контроллера в XAPP200.

[alex_k 0]

Я моделировал в ModelSim контроллер генерируемый Xilinx MemoryGenerator (mig007_rel6) совместно с vhdl моделью DDR SDRAM 256Mbitx16 от Samsung - модель на работу контроллера реагирует без ошибок, а вот насчет физического размещения в таблетке мне пока просто приходится верить на сам MemoryGenerator, он типа делает физразмещение в выбраной плис с заданной привязкой контактов, вроде проходит синтез и пласе-роут, вроде все констрейны выполняются, но как только будет готово железо буду запускать. В любом случае, от генерит собственно исходник контроллера и на базе него наверняка можно будет собрать работающий и под необходимые функции.

[vitus_strom 0]

очень не советую пользовать харр134 горбатая корка, что касается харр200 то не нашел на сайте, может кто подкинет на motspan(собака) mail.ru

[oval 0]

Помогите найти человеческую кору контроллера SDRAM на VHDL для реализации на ПЛИС Xilinx

"Человеческая" подразумевает возможноть изменения разрядности шины данных и адреса, а также обязательно наличие режима burst для чтения и записи

<{POST_SNAPBACK}>

Есть такой, "человеческий". Все вышеназванное параметризовано и даже больше. Мультипортовый на AMBA AXI. Глубокая оптимизация трафика. Для Virtex-II в варианте 2 порта AXI, 32-bit, SDRAM (не DDR), single + burst занимает 756 LUT + 729 DFF. Можно без AXI. Если интересно, пишите.

[vitus_strom 0]

Помогите найти человеческую кору контроллера SDRAM на VHDL для реализации на ПЛИС Xilinx

"Человеческая" подразумевает возможноть изменения разрядности шины данных и адреса, а также обязательно наличие режима burst для чтения и записи

<{POST_SNAPBACK}>

Есть такой, "человеческий". Все вышеназванное параметризовано и даже больше. Мультипортовый на AMBA AXI. Глубокая оптимизация трафика. Для Virtex-II в варианте 2 порта AXI, 32-bit, SDRAM (не DDR), single + burst занимает 756 LUT + 729 DFF. Можно без AXI. Если интересно, пишите.

<{POST_SNAPBACK}>

киньте мне если можно е-мейл выше

[fly 0]

очень не советую пользовать харр134 горбатая корка

:a14:

Точнее не скажешь :laugh:

[fly 0]

У Xilinx на сайте есть куча xapp-ов с исходниками построения контроллеров, также есть какой-то MemoryGenerator - вообщем материала довольно много просто зайти на сайт www.xilinx.com раздел memory corner.

<{POST_SNAPBACK}>

Это всё хорошо, но только для DDR :(

Для SDR только уже упоминаемый xapp134

[USTAS 0]

XAPP200 для DDR SDRAM нетрудно переделать и для просто SDRAM.

Я, например, его адаптировал для работы с SDRAM в режиме буферизации потока данных (сначала пишется по разным банкам, потом считывается страницами) т.е. :

1. Режим записи - Alternating Bank Write (burst length = 8);

2. Режим чтения - Full-Page Burst Read (512 слов);

3. Refresh только для режима чтения и хранения, т.к. при записи - поток максимальный 100М/s.

 

XAPP200 отличается от XAPP134 принципом построения самого контроллера.

[fly 0]

XAPP200 для DDR SDRAM нетрудно переделать и для просто SDRAM.

Я, например, его адаптировал для работы с SDRAM в режиме буферизации потока данных (сначала пишется по разным банкам, потом считывается страницами) т.е. :

1. Режим записи - Alternating Bank Write (burst length = 8);

2. Режим чтения - Full-Page Burst Read (512 слов);

3. Refresh только для режима чтения и хранения, т.к. при записи - поток максимальный 100М/s.

 

XAPP200 отличается от XAPP134 принципом построения самого контроллера.

<{POST_SNAPBACK}>

Большое спасиба

Пробую

Выглядит очень привлекательно :)