Перейти к содержанию
    

Quartus II

Quartus 9.0 SP2 Web Edition.

MAXIIEPM570

 

Есть два момента, которые я никак не могу осознать:

 

1. Один рабочий проект, вместе с 50-ю виртуальными пинами занимающий 471 лог. элемент, после удаления всех виртуальных пинов проект вырастает до 522 лог. элементов.

 

2. Рабочий проект, проверенный в "железе", занимает 470 лог. элементов, при добавлении любого элемента, даже линии, полностью перестает работать, хотя в симуляторе все нормально.

 

Кто в силах объяснить, растолкуйте что к чему.

 

 

 

 

 

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Какой проект? Синхронный? Асинхронный? Маловато информации для начала.

 

2. Рабочий проект, проверенный в "железе", занимает 470 лог. элементов, при добавлении любого элемента, даже линии, полностью перестает работать, хотя в симуляторе все нормально.

Очень сильно смахивает на асинхронщину. В таком режиме, вероятно, у вас возникают гонки сигналов (причем при изменении проекта фиттер переразводит логику по новому, что приводит к тому что теперь "гоняются" другие сигналы), что приводит к нарушению работы логики. Засинхронизируйте "длинную" и сложную комбинаторную логику, если это возможно. Пины тоже желательно протактировать.

Изменено пользователем spectr

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Какой проект? Синхронный? Асинхронный? Маловато информации для начала.

 

Оба проекта синхронные. Во втором случае линия добавляется на выход (для контроля осциллографом).

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо, за ответы.

 

Все таки, в отношении первого вопроса, какие-нибудь предположения есть? Если нет, то буду писать в ALTERA.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1. Один рабочий проект, вместе с 50-ю виртуальными пинами занимающий 471 лог. элемент, после удаления всех виртуальных пинов проект вырастает до 522 лог. элементов.
Где-то в опциях разрешено «duplicate logic» для уменьшения «fan-out» и/или увеличения быстродействия (в каждом месте дубликат логики работает на одного получателя через локальный интерконнект вместо глобального) ?

Возможно, с виртуальными пинами оно не мультиплицировало логику, так как «вот она тут есть и отсюда берут все».

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1. Один рабочий проект, вместе с 50-ю виртуальными пинами занимающий 471 лог. элемент, после удаления всех виртуальных пинов проект вырастает до 522 лог. элементов.

 

Возможно влияет разница в тайминге между реальными и

виртуальными пинами. Также в Quartus II Handbook:

 

> Altera also recommends that you add a maximum delay timing constraint for the virtual I/O

> connections in each partition.

>

>Virtual Pin Timing Assignments in Design Partition Scripts

>Design partition scripts use INPUT_MAX_DELAY and OUTPUT_MAX_DELAY assignments to

>specify inter-partition delays associated with input and output pins, which would not

>otherwise be visible to the project.

 

В общем разница из-за оптимизации по времени.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Проблема в компиляторе и в ПМС. Если по автомату пини роставлять то всьо будет работать нормально, если назначать пини то бивало так что ПЛИС не хватало.

На счет 2 пункта то думаю после каких либо изменений нужно компилировать, потом переназначать входи -виходи и потом снова компилировать.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1. Один рабочий проект, вместе с 50-ю виртуальными пинами занимающий 471 лог. элемент, после удаления всех виртуальных пинов проект вырастает до 522 лог. элементов.

 

2. Рабочий проект, проверенный в "железе", занимает 470 лог. элементов, при добавлении любого элемента, даже линии, полностью перестает работать, хотя в симуляторе все нормально.

1. Я никогда не пользовался виртуальными пинами. Но попробуйте посмотреть отчёты по расходу ячеек по модулям и понять куда они уходят. Кроме того, попробуйте поменять опции фиттинга, особенно регистр пакинг может сильно уменьшить количество ячеек, хоть и часто с уменьшением частоты, но частоты часто с запасом хватает.

2. Вы ничего не написали по времянке. Времянка на 100% корректно и полно описана? Если проект на 100% синхронный, то скорее всего что-то со времянкой не то.

 

PS. По поводу писать альтере, поверьте, по опыту, 99.99% что косяк у Вас, а не у альтеры.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...