kskssk 1 20 июля, 2011 Опубликовано 20 июля, 2011 · Жалоба Проблема при чтении из памяти на основе BRAM с разной шириной портов записи и чтения. ISE 13.1, Block Memory Generator 6.1, ModelSim 6.5b. Нужна память в конфигурации: Запись: ширина 24, глубина 64 Чтение: ширина 12, глубина 128 Частота чтения и записи одна - 400 МГц Core Generator позволяет задать такую конфигурацию только для True Dual Port RAM, так и делаю. Проблема: По результатам post-par симуляции Modelsim данные читаются с пропусками: два слова читаются, два пропускаются.. В окне Wave Modelsim'a никаких предупреждений о нарушении временных ограничений нет. Запись и чтение идут параллельно, но со смещением в 7 адресов и с разных портов. Буду благодарен за помощь :) Да, ROM 12х128 в этом же проекте и на этой частоте нормально работет. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vpd 0 20 июля, 2011 Опубликовано 20 июля, 2011 · Жалоба Может, шаг моделирования маловат? Ключик -t у vsim. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kskssk 1 20 июля, 2011 Опубликовано 20 июля, 2011 · Жалоба Проблема решилась. Изначально память была сконфигурирована так (нерабочий вариант): Канал А: ширина канала записи 24, чтения 12 Канал В: ширина канала записи 24, чтения 12 Все заработало, когда переделал следующим образом: Канал А: ширина канала записи 24, чтения 24 Канал В: ширина канала записи 12, чтения 12 Hoodwin, спасибо за поддержку :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться