[Карлсон 1]

1 час назад, PCBtech сказал:

Но тут проблема в том, что это правило будет работать для всех пинов этой цепи, не только для тех, которые на полигоне лежат.

Я понимаю. Я так и писал - если прописывать правило, то слишком много ошибок приходится гасить.

 

1 час назад, PCBtech сказал:

Для этого надо небольшой скрипт написать

Вы такое у себя делаете? Или как-то по-другому решаете этот вопрос? Или настолько простыми платами давно не занимаетесь? 

[Alexbewon 0]

Коллеги, подскажите с одним вопросом. 

нужно промоделировать диффпару, которая проходит через 3 платы.

В каком пакете это делается? Есть ли мануалы для ознакомления? 

Пока нет идеи с чего начать, кеденс пока не изучал 

Edited June 15, 2020 by Alexbewon

[falling_stone 0]

Это неплохо делается в SystemSI, бывшего Sigrity, теперь Cadence. Если не завязаны на Cadence, можно и в Hyperlynx от Mentor (или теперь Siemens? Замучили уже с этими переменами мест слагаемых)

Материалы для изучения есть в Ютьюбе, и на рутрэкере, например.

[Zurabob 1]

On 6/15/2020 at 11:51 AM, Alexbewon said:

Коллеги, подскажите с одним вопросом. 

нужно промоделировать диффпару, которая проходит через 3 платы.

В каком пакете это делается? Есть ли мануалы для ознакомления? 

Пока нет идеи с чего начать, кеденс пока не изучал 

 

Добрый день.

Многовато вам придется изучить для моделирования 1-ой диф. пары. :)

Дело в том, что вам понадобится еще модель источника сигнала + модель корпуса в котором сидит источник.

Если диф.пара проходит через разъемы, то понадобится модель разъемов (это файл S параметров).

Если модели разъемов нет, то ее можно получить в 3D фулл вейв солвере (загнав туда STEP модель и назначив материалы), но 3Д моделирование - это отдельная, сложно настраиваемая задача.

Если частота сигнала более 2ГГц, то простая IBIS модель источника сигнала не подойдет.

Желательно будет достать модель с эквализацией канала. (нужны будут AMI блоки управления формой сигнала)

И хорошо, если будет толковое описание по настройке AMI блоков...

Если хотя бы чего то не будет, то о достоверности результатов можете забыть.

 

[RedHeadIvan 0]

40 минут назад, Zurabob сказал:

сли частота сигнала более 2ГГц, то простая IBIS модель источника сигнала не подойдет.

Желательно будет достать модель с эквализацией канала. (нужны будут AMI блоки управления формой сигнала)

И хорошо, если будет толковое описание по настройке AMI блоков...

Если хотя бы чего то не будет, то о достоверности результатов можете забыть.

Ну тут вроде как не ставится вопрос целостности сигнала, по крайней мере явно. Выше вроде была речь чисто про S-параметры, а это можно сделать в ADS, например, достаточно просто 

[Uree 1]

S-параметры линий - да, а с разъемами уже будет сложней, далеко не все производители предоставляют такие модели(я бы сказал, что это скорее исключение, чем правило).

Ну и соединение линий с разъемами тоже интересный момент. Особенно в случае thru-hole разъемов.

[Flood 6]

Подскажите по более простой ситуации: в чем можно промоделировать следующие высокоскоростные структуры, а также какие модели для этого нужны:

- переходные на дифф. паре с общим антипадом;

- вырезы под проходным конденсатором/парой конденсаторов;

- вырезы под SMD пинами разъема, антипады вокруг TH пинов разъема.

 

Понимаю, что ответов более одного, особенно насчет применяемого софта. Хотел бы услышать мнения тех, кто реально это моделирует, а не просто знает по рекламе, что это делается в SystemSI.

Особенно интересно, есть ли решения с параметризуемыми размерами геометрии падов / антипадов / вырезов для оптимизационного поиска?

[RedHeadIvan 0]

7 минут назад, Flood сказал:

Подскажите по более простой ситуации: в чем можно промоделировать следующие высокоскоростные структуры, а также какие модели для этого нужны:

- переходные на дифф. паре с общим антипадом;

- вырезы под проходным конденсатором/парой конденсаторов;

- вырезы под SMD пинами разъема, антипады вокруг TH пинов разъема.

 

Понимаю, что ответов более одного, особенно насчет применяемого софта. Хотел бы услышать мнения тех, кто реально это моделирует, а не просто знает по рекламе, что это делается в SystemSI.

Особенно интересно, есть ли решения с параметризуемыми размерами геометрии падов / антипадов / вырезов для оптимизационного поиска?

В принципе есть в ADS и HyperLynx для дифф пар инструменты расчета, можно условно прикинуть что куда. Но там все +- стандартно, и, например, опорный пьедестал в антипаде не сделать. 

Я подобные вещи рисую в CST, но это может быть не самой простой работой с точки зрения 3D, если мало опыта

Вырезы тоже там же можно рисовать, в принципе

[Flood 6]

17 минут назад, RedHeadIvan сказал:

Я подобные вещи рисую в CST, но это может быть не самой простой работой с точки зрения 3D, если мало опыта

Вырезы тоже там же можно рисовать, в принципе

Спасибо за отклик! Измерительные порты подключаются непосредственно к переходной структуре, или к дорожкам на некотором расстоянии от него?

Результатом моделирования являются S-параметры структуры? Можно ли получить TDR-график, показывающий место изменения импеданса, или это не особо полезно?

21 минуту назад, RedHeadIvan сказал:

 опорный пьедестал в антипаде

Можно пример, о чем речь?

[Uree 1]

Мы такое делали в Hyperlynx. S-параметры, TDR - можно. Открытым остался вопрос насколько это согласуется с реальностью...

[RedHeadIvan 0]

7 минут назад, Flood сказал:

Спасибо за отклик! Измерительные порты подключаются непосредственно к переходной структуре, или к дорожкам на некотором расстоянии от него?

безусловно какую-то длину диффпары надо отрисовать, по крайней мере так точно будет видна корректная структура поля и для тополога так очевиднее

9 минут назад, Flood сказал:

Результатом моделирования являются S-параметры структуры? Можно ли получить TDR-график, показывающий место изменения импеданса, или это не особо полезно?

да, в первую очередь S-параметры. TDR можно получить постобработкой S-параметров или еще отдельно сделать монитор, но это долго. в принципе по TDR можно какие-то косяки увидеть

 

12 минут назад, Flood сказал:

Можно пример, о чем речь?

[EvilWrecker 0]

54 minutes ago, RedHeadIvan said:

В принципе есть в ADS и HyperLynx для дифф пар инструменты расчета, можно условно прикинуть что куда. Но там все +- стандартно, и, например, опорный пьедестал в антипаде не сделать. 

В ViaDesigner от ADS хоть и нет этого, но далее это все при наличии желания можно сделать в Layout. Но мне интересно- вы для каких скоростей считаете это?

20 minutes ago, RedHeadIvan said:

В принципе по TDR можно какие-то косяки увидеть

Почему в принципе?Не какие-то, а самые что ни на есть важнейшие.

1 hour ago, Flood said:

Особенно интересно, есть ли решения с параметризуемыми размерами геометрии падов / антипадов / вырезов для оптимизационного поиска?

Параметрическая модель всего канала модель это сугубо задача для general purpose EM suite, и если задача не преувеличена то готовьте хороший компьютер(рабочую станцию/минисервер). Касаемо самих решений: в том же HFSS можно сделать параметрическую модель всего сразу- антипады(разных на разных слоях), футпринт, геометрию AC coupling capacitor и т.д. Но есть ли у вас задачи которые этого требуют?

1 hour ago, Uree said:

S-параметры линий - да, а с разъемами уже будет сложней, далеко не все производители предоставляют такие модели(я бы сказал, что это скорее исключение, чем правило).

Я бы сказал главная ценность это pre-layout model линка, с equation based линими передач- оценить бюджет  на затухание, поиграться с эквализацией. Разработка футпринта с учетом всего что происходит в  fanout/breakout region это задача как раз на EM моделирование сугубо на своей стороне с реальной моделью разъема- и тут как раз важно получить модель такого качества, а не слитый в одно тело кирпич.
 

[RedHeadIvan 0]

45 минут назад, EvilWrecker сказал:

В ViaDesigner от ADS хоть и нет этого, но далее это все при наличии желания можно сделать в Layout. Но мне интересно- вы для каких скоростей считаете это?

Обычно закладываемся на 10 ГБит

 

47 минут назад, EvilWrecker сказал:

Почему в принципе?Не какие-то, а самые что ни на есть важнейшие.

Если S-параметры в порядке, то TDR, на мой взгляд, не обязателен

[EvilWrecker 0]

25 minutes ago, RedHeadIvan said:

Обычно закладываемся на 10 ГБит

И заметно разницу с и без выступа? Я таких случаев для 10гбит еще не встречал А есть пример?

25 minutes ago, RedHeadIvan said:

Если S-параметры в порядке, то TDR, на мой взгляд, не обязателен

Самый дубовый из стартовых примеров- есть поверье, что на полигонах питания надо резать антипады не просто сильно, а с числами типа 2мм(причем в произвольном дизайне), что конечно же неправда ни разу. Зато можно сделать антипад таким как надо- не раздутым и не слишком малым, практически прозрачным- что хорошо как с точки зрения маржи по отклонению импеденса как такового, так и занимаемого места на плате, тем более если это непосредственно около разъемов или около/под бга.

[def_rain 1]

Быстрый вопрос:

Как продублировать дорожку которая идет от одного thru pin до другого thru pin на разных слоях ?

PCB Editor не дает этого сделать, он просто перерисовывает эту дорожку удаляя её с предыдущего слоя. 

PS Делать с помощью shape не предлагать.

Спасибо!