Jump to content

    

Горячая линия по САПР Cadence Allegro

Добрый день, Господа!

Возник вопрос по поводу возможности в orcad capture именуемой "Journaling". Исходя из описания в документации, будучи включенной, она выводит в окно команд все сделанные действия в форме консольной команды, что весьма удобно для написания скриптов.

Проблема в том, что в версии 16.5 у меня подобного эха нет.

 

На форуме каденса предлагают такое решение:

http://www.cadence.com/Community/forums/p/15614/1294051.aspx

 

Но, сделав все по инструкции, проблема осталась. Куда стоит копать?

 

Share this post


Link to post
Share on other sites
Эти пины на плате электрически соединены или нет?

Как должны выглядеть пины - как две отдельных круглых площадки,

или как две круглых площадки, соединенных проводником?

 

Желательно, чтобы пины на плате выглядели как отдельные круглые площадки. Электрически они соединяются через сам клеммник (weidmuller). На данный момент смог реализовать пин как одну округлую площадку с двумя отверстиями, но вид конечно ужасный. Неужели это такая большая проблема установить два отдельных пина под одним номером?

 

Еще возникла очередная проблема с PCD Designer'ом - начал зависать в произвольный момент, приходится в диспетчере закрывать все окна allegro (в том числе и Design Entry CIS) и снова запускать, иначе не дает сформировать повторно нетлист (пишет предупреждение, что занят каким-то процессом). Подскажите пожалуйста, кто сталкивался, куда копать?

Спасибо.

Share this post


Link to post
Share on other sites
Желательно, чтобы пины на плате выглядели как отдельные круглые площадки. Электрически они соединяются через сам клеммник (weidmuller). На данный момент смог реализовать пин как одну округлую площадку с двумя отверстиями, но вид конечно ужасный. Неужели это такая большая проблема установить два отдельных пина под одним номером?

 

Еще возникла очередная проблема с PCD Designer'ом - начал зависать в произвольный момент, приходится в диспетчере закрывать все окна allegro (в том числе и Design Entry CIS) и снова запускать, иначе не дает сформировать повторно нетлист (пишет предупреждение, что занят каким-то процессом). Подскажите пожалуйста, кто сталкивался, куда копать?

Спасибо.

 

Добавил галочку – disable opengl, перезагрузил комп. Вроде зависание исчезло, хотя и вид конечно стал отвратительнейший :-) , зато через какое-то время стала появляться ошибка при сохранении файла о том, что испорчена какая-то база данных и предлагает сохранить в файл *.save. Вся работа из-за этого стоит.

Share this post


Link to post
Share on other sites
Добавил галочку – disable opengl, перезагрузил комп. Вроде зависание исчезло, хотя и вид конечно стал отвратительнейший :-) , зато через какое-то время стала появляться ошибка при сохранении файла о том, что испорчена какая-то база данных и предлагает сохранить в файл *.save. Вся работа из-за этого стоит.

1. Tools - Database check.

2. Install professional video card.

Share this post


Link to post
Share on other sites
1. Tools - Database check.

2. Install professional video card.

 

Спасибо за совет. Установил последний хотфикс, вернул обратно использование opengl, перезагрузил. Пока без зависаний (тьфу-тьфу-тьфу).

Share this post


Link to post
Share on other sites

Allegro Design Entry CIS 16.6-S014 Открываю проект сделанный ранее, точно версию не знаю, актуальную года 3 назад. И жуткие тормоза в прорисовке на мониторе. С другими проектами, созданными в той же версии и подобного объема проблем нет.... :wacko: кто знает, от чего так

 

копировать схему в новый лист проблему не решило....

Share this post


Link to post
Share on other sites
Желательно, чтобы пины на плате выглядели как отдельные круглые площадки. Электрически они соединяются через сам клеммник (weidmuller). На данный момент смог реализовать пин как одну округлую площадку с двумя отверстиями, но вид конечно ужасный. Неужели это такая большая проблема установить два отдельных пина под одним номером?

 

"Электрически они соединяются через сам клеммник..."

Ну тогда вопрос решается элементарно - один из выводов имеет номер 1, и к нему идет подсоединение на плате.

Другой вывод является механическим, к нему подсоединение на плате не требуется, поэтому он не имеет номера.

 

Share this post


Link to post
Share on other sites
Allegro Design Entry CIS 16.6-S014 Открываю проект сделанный ранее, точно версию не знаю, актуальную года 3 назад. И жуткие тормоза в прорисовке на мониторе. С другими проектами, созданными в той же версии и подобного объема проблем нет.... :wacko: кто знает, от чего так

 

копировать схему в новый лист проблему не решило....

 

Проблему частично решил, т.к. не понял от чего так..

 

В общем к FPGA было четыре порта, но текст линий какой то жирноватый. Очень похоже, что их дохрена в одном месте оказалось. как посчитать не понял. удалил и заново создал. тормоза пропали :smile3046:

 

 

 

 

post-5683-1376906053_thumb.png

Share this post


Link to post
Share on other sites

Добрый день! Имеется РСВ. Требуется выделить на ней все проводники толщиной <0.4мм. Можно ли?

Share this post


Link to post
Share on other sites

Не подскажите как реперные точки ставить? Может в каденсе предусмотрен какой-то механизм для этого?

Share this post


Link to post
Share on other sites
Не подскажите как реперные точки ставить? Может в каденсе предусмотрен какой-то механизм для этого?

делаете mechanical symbol с одним механическим падом нужного размера, и открытием от маски.

дальше ставите его везде где вам надо, Place-> Manually

 

Добрый день! Имеется РСВ. Требуется выделить на ней все проводники толщиной <0.4мм. Можно ли?

а зачем? Если надо сменить толщину - так в Constraint manager найдите и смените, вам DRC все цепи подсветит.

Share this post


Link to post
Share on other sites

В 16.3 появилась такая фича - flip design, которая позволяет смотреть на плату с другой стороны. Кто-нибудь знает секрет, почему в этом режиме сетка не рисуется? Я вначале думал, что это только в 16.3 такая особенность, а потом смотрю, и в 16.6 та же странность. Неужели так трудно сетку рисовать в перевернутом виде, что ли?

Share this post


Link to post
Share on other sites

Это скорее вопрос к программистам, которые его пишут:)

Share this post


Link to post
Share on other sites

Здравствуйте! Вопрос следующий: при создание нетлиста для готовой (не мной сделанной) схемы, появляется сообщение об ошибке : ERROR(ORCAP-32042):Netlister failed.

Please refer to Session log or netlist.log for details.

Как решить эту проблему?

Share this post


Link to post
Share on other sites

Как минимум посмотреть в окошко Session log и прочитать, на что именно ругается нэтлистер.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now