[ed8888 1]

8 minutes ago, DeadCadDance said:

В смысле?

ЕСКД в России пока что никто не отменял.

Поэтому при выборе САПР ещё актуально знать, насколько возможно в ней выполнять схемы по ГОСТ 2.7хх-хх

 

работник почтового ящика шоли?  :))

[DeadCadDance 0]

В 04.03.2020 в 21:29, ed8888 сказал:

работник почтового ящика шоли?  :))

А Вы что же? Рисуете схемы "как Бог на душу положит"?

Руководствуюсь только своими собственными удобством и хотелками, не придерживаясь ни каких правил?

В результате чего Вашу схему сможет прочитать только разработчик. То бишь Вы. А для остальных она как китайская грамота?

Так всё же. Хорошо совместим OrCAD с нашим ЕСКД, касаемо разработки схем, или плохо?

Штатными (без всяких скриптов и прочих костылей) средствами оркада можно ли реализовать все требования ЕСКД?

[Flood 12]

1 час назад, DeadCadDance сказал:

А Вы что же? Рисуете схемы "как Бог на душу положит"?

Руководствуюсь только своими собственными удобством и хотелками, не придерживаясь ни каких правил?

В результате чего Вашу схему сможет прочитать только разработчик. То бишь Вы. А для остальных она как китайская грамота?

Слова не разработчика, но нормоконтролера

1 час назад, DeadCadDance сказал:

Так всё же. Хорошо совместим OrCAD с нашим ЕСКД, касаемо разработки схем, или плохо?

Штатными (без всяких скриптов и прочих костылей) средствами оркада можно ли реализовать все требования ЕСКД?

Плохо, без костылей никак. С костылями тоже всегда найдется, к чему придраться.

 

Обожаю китайские схемы в Оркаде :) Хаотично набросанные прямоугольники с выводами во все стороны, к которым прицеплены именованные (также во все стороны) проводочки. И все.

[ed8888 1]

1 hour ago, Flood said:

Слова не разработчика, но нормоконтролера

 

прэлестно, прэлестно... Пять баллов :)))

[DeadCadDance 0]

2 часа назад, Flood сказал:

Обожаю китайские схемы в Оркаде :) Хаотично набросанные прямоугольники с выводами во все стороны, к которым прицеплены именованные (также во все стороны) проводочки. И все.

Надеюсь это сарказм? А Вы не думали, что "китайские схемы" такие потому, что они не для человека? И после того как по ним сделали платы - они никому не нужны. Их никто смотреть не будет кроме самого разработчика. И то вряд ли.

А мы для людей схемы делаем. По нашим схемам люди ГОДАМИ работают. Такова специфика изделий. Также по ним субподрядчики учатся как нужно рисовать схемы. Чтоб человек бросил взгляд на схему - и сразу все понятно. Чтобы схема не была как "китайская грамота".

[Flood 12]

5 часов назад, DeadCadDance сказал:

Надеюсь это сарказм? А Вы не думали, что "китайские схемы" такие потому, что они не для человека? И после того как по ним сделали платы - они никому не нужны. Их никто смотреть не будет кроме самого разработчика. И то вряд ли.

Именно так. Но по этим схемам все понятно. В отличие от прошедших нормоконтроль Э3, которые в отрыве от пачки других документов несут слишком мало полезной информации. 

Кстати, схемы, предназначенные в качестве референса для других разработчиков буржуи делают слегка более структурированными. Но только слегка :) Да и то - правила там у каждого свои. Но живут как-то, выпускают на порядки больше электронной аппаратуры на многие порядки большими объемами.

 

Я не отрицаю, что соблюдение ЕСКД (причем в личной трактовке местного нормоконтроля) может оказаться строгой необходимостью, если уж вам (не)посчастливилось трудиться в требующей этого организации. Если деваться некуда - никто не спорит. Но считать соблюдение ЕСКД однозначным благом я бы не стал. Особенно когда это приводит к выкручиванию рук разработчикам и софту.

[RedHeadIvan 0]

5 минут назад, Flood сказал:

В отличие от прошедших нормоконтроль Э3, которые в отрыве от пачки других документов несут слишком мало полезной информации. 

Не связывайте ЕСКД и читаемость схемы

Если человек рисует схемы пятой точкой, то ему никакие послабления в стандартах не помогут

[DeadCadDance 0]

3 минуты назад, RedHeadIvan сказал:

Не связывайте ЕСКД и читаемость схемы

Если человек рисует схемы пятой точкой, то ему никакие послабления в стандартах не помогут 

Можно и по ЕСКД схему из 10-ти элементов нарисовать так, что все голову сломают понимать, что же там нарисовано.

В принципе сама ЕСКД не определяет как нарисовать схему, чтобы она была понятной.

Точнее определяет в минимальной степени.

Вид УГО, способ рисования шин и обрывов линий связи, способ рисования иерархических схем и разнесённый способ рисования.

Вот в принципе всё, чем отличается наша схема от забугорной

[RedHeadIvan 0]

9 минут назад, DeadCadDance сказал:

Можно и по ЕСКД схему из 10-ти элементов нарисовать так, что все голову сломают понимать, что же там нарисовано.

В принципе сама ЕСКД не определяет как нарисовать схему, чтобы она была понятной.

Абсолютно согласен. У нас ест разработчики "старой закалки", которые рисуют схемы так, что невозможно понять, что там происходит. Более того, иногда схема при выводе на печать вообще меняет смысл

Естественно, такие схемы не доходят до нормоконтроля, но формально им приняты могут быть

Всегда говорю, что ЕСКД - как пиратский кодекс: это просто свод указаний, а не жёстких законов. Можно создавать свои стандарты на его основе, если есть такая необходимость, искать компромиссы с нормоконтролем, если это необходимо, и всячески трактовать в свою пользу. Но люди почему-то априори относятся к ЕСКД негативно, дескать военка и совок

[DeadCadDance 0]

1 час назад, RedHeadIvan сказал:

Но люди почему-то априори относятся к ЕСКД негативно

Как правило это те "люди", кто "исходники" ГОСТ 2.7ххх даже "никогда и в глаза не видел" (им "Рабинович напел", что ЕСКД - ацтой и они поверили), а если и читали - то даже и не пытались разобраться, что там и к чему.

ЕСКД - это не более чем алфавит, а уж что ты на нём напишешь, матерное слово на заборе или "Войну и мир" зависит от писателя, а не от алфавита.

[olovenikov 0]

Здравствуйте.

Установлена версия 17.4-2019 S004

На этапе генерации, в OrCAD Capture, netlist для PCB Editor получаю ошибку:

ERROR(SPCODD-409): Error at line 1865 while loading the f:\project\emk17\hardware\allegro\pstxnet.dat file. Unable to create the following new pin instance, E\N\1\, as the pin definition was not found.
      Reference Designator: U20.
      Schematic Instance: @\EMK17-TILT\.\SCHEMATIC1\(sch_1):\INS19613\@d.s(v):\INS186322\@\ISOLATORS\.\ISO7041.Normal\(chips) (MODULE: S; PART: ISO7041).
      Check the symbol and ensure that the pin definition is consistent.
       
ERROR(SPCODD-383): Error at line 1865 in file f:\project\emk17\hardware\allegro\pstxnet.dat. Unable to load the net list file. Run Packager-XL (Export - Physical) again

в файле pstxnet.dat в данной строке:

NODE_NAME	U20 7
 '@EMK17-TILT.SCHEMATIC1(SCH_1):[email protected](V):[email protected](CHIPS)':
 'E\N\1\':CDS_PINID='\E\\N\\1\\\';

Хотя "E\N\1\", как я понимаю должен быть аналогично в "\"

NODE_NAME	U20 8
 '@EMK17-TILT.SCHEMATIC1(SCH_1):[email protected](V):[email protected](CHIPS)':
 '\GND1_2\':CDS_PINID='\GND1_2\';

Элемент нарисован как: 

Пробовал удалять и заново создать вывод - не помогает.

Как бороться с этой ошибкой?

[Alexbewon 0]

Коллеги, пересаживаюсь с Mentor. Возникли вопросы по герберам.

В менторе было понятно, какой гербер за что отвечает. В Allegro столкнулся с тем, что еще и текстовые файлы добавились.

Где можно почитать за что отвечает каждый файл из набора герберов, которые САПР делает?

[PCBtech 0]

16 hours ago, olovenikov said:

Здравствуйте.

Установлена версия 17.4-2019 S004

На этапе генерации, в OrCAD Capture, netlist для PCB Editor получаю ошибку:

ERROR(SPCODD-409): Error at line 1865 while loading the f:\project\emk17\hardware\allegro\pstxnet.dat file. Unable to create the following new pin instance, E\N\1\, as the pin definition was not found.
      Reference Designator: U20.
      Schematic Instance: @\EMK17-TILT\.\SCHEMATIC1\(sch_1):\INS19613\@d.s(v):\INS186322\@\ISOLATORS\.\ISO7041.Normal\(chips) (MODULE: S; PART: ISO7041).
      Check the symbol and ensure that the pin definition is consistent.
       
ERROR(SPCODD-383): Error at line 1865 in file f:\project\emk17\hardware\allegro\pstxnet.dat. Unable to load the net list file. Run Packager-XL (Export - Physical) again

в файле pstxnet.dat в данной строке:

NODE_NAME	U20 7
 '@EMK17-TILT.SCHEMATIC1(SCH_1):[email protected](V):[email protected](CHIPS)':
 'E\N\1\':CDS_PINID='\E\\N\\1\\\';

Хотя "E\N\1\", как я понимаю должен быть аналогично в "\"

NODE_NAME	U20 8
 '@EMK17-TILT.SCHEMATIC1(SCH_1):[email protected](V):[email protected](CHIPS)':
 '\GND1_2\':CDS_PINID='\GND1_2\';

Элемент нарисован как: 

 

Пробовал удалять и заново создать вывод - не помогает.

Как бороться с этой ошибкой?

Удалите пока инверсию в имени этого вывода. Это спасет ситуацию (временно). Поставьте символ инверсии на вывод (т.е. задайте тип вывода "инверсный").

А в дальнейшем - пришлите проект в поддержку Cadence, они помогут выяснить причину ошибки.

1 hour ago, Alexbewon said:

Коллеги, пересаживаюсь с Mentor. Возникли вопросы по герберам.

В менторе было понятно, какой гербер за что отвечает. В Allegro столкнулся с тем, что еще и текстовые файлы добавились.

Где можно почитать за что отвечает каждый файл из набора герберов, которые САПР делает?

Читайте учебник на сайте:

https://www.pcbsoft.ru/uchebnik-allegro-orcad

Посмотрите отдельный файл Описание классов (слоев) OrCAD и Allegro

[RedHeadIvan 0]

23 часа назад, Alexbewon сказал:

В Allegro столкнулся с тем, что еще и текстовые файлы добавились

Какие именно текстовые файлы Вас смущают? Рядом с герберами при выгрузке обычно лежат логи и настройки формата

 

22 часа назад, PCBtech сказал:

Посмотрите отдельный файл Описание классов (слоев) OrCAD и Allegro

А можно немного подробнее про использование Anti-Etch где-нибудь прочитать? Видел только один пример, когда с помощью него и Route Keepin делали два разделенных шейпа

[ed8888 1]

как в версии 17.4 запустить отдельно 3D Canvas? Спасибо!