Jump to content

    

CPU design

Does anyone know of a book dealing with CPU design?

I'm interested in both the instruction set design, as well as standard cell/custom layout implementation.

Share this post


Link to post
Share on other sites
Does anyone know of a book dealing with CPU design?

I'm interested in both the instruction set design, as well as standard cell/custom layout implementation.

You might consider this book

Cmos VLSI design.

A circuits and systems perspective

as well as google something like this

http://www.faqs.org/docs/Linux-HOWTO/CPU-Design-HOWTO.html

http://www.aw-bc.com/info/carpinelli/sample.pdf

 

 

Share this post


Link to post
Share on other sites
Thank you for the response.

I was thinking about a book which would be an extension to a course like this:

http://www.cs.princeton.edu/courses/archive/fall05/cos471/

it is hard to find just ONE book for mentioned course, which would extension.

And I recommend this book

Computer Architecture: A Quantitative Approach, Morgan Kaufman

http://www.elsevierdirect.com/ISBN/9780123...er-Architecture

as well as all books in reference of this course :rolleyes:

http://www.ece.umd.edu/Academic/Grad/Gindepth/enee644.html

Share this post


Link to post
Share on other sites

I know that it is hard to find a single book, but I asked if someone may know of a good reference book.

Thank you for your response, it was very helpful.

Share this post


Link to post
Share on other sites

извините за вторжение, у меня тоже вопросик-при проектировании цифровой СБИС в кэйдэнс, можно ли спрогнозировать какие шумы она будет создавать в цепи питания? или может это больше теоретический вопрос, тогда не могли бы вы подсказать нужную литературу

Share this post


Link to post
Share on other sites
извините за вторжение, у меня тоже вопросик-при проектировании цифровой СБИС в кэйдэнс, можно ли спрогнозировать какие шумы она будет создавать в цепи питания? или может это больше теоретический вопрос, тогда не могли бы вы подсказать нужную литературу

как это делается в конкретном туле, нужно смотреть доки на тул.

гугл

http://www.cadence.com/Community/forums/p/14061/23155.aspx

 

теория

http://domino.research.ibm.com/comm/resear....chen.dac97.pdf

http://www-vlsi.stanford.edu/papers/ea_thesis.pdf

з.ы. думаю тут есть кто может подсказать конкретнее

Share this post


Link to post
Share on other sites
извините за вторжение, у меня тоже вопросик-при проектировании цифровой СБИС в кэйдэнс, можно ли спрогнозировать какие шумы она будет создавать в цепи питания? или может это больше теоретический вопрос, тогда не могли бы вы подсказать нужную литературу

Думаю, стоит смотреть в сторону тула Celtic, .cdb моделей для интересующих ячеек - это по шумам SI.

Для анализа сетки питания для цифры используется ETS.

Но, насколько я сталкивался, анализируют просадки и электромиграцию для цифры.

Защищаются грамотной сеткой и расстановкой DECAP.

Шумы по питанию смотрят в аналоговых делах только вроде...

Share this post


Link to post
Share on other sites
извините за вторжение, у меня тоже вопросик-при проектировании цифровой СБИС в кэйдэнс, можно ли спрогнозировать какие шумы она будет создавать в цепи питания? или может это больше теоретический вопрос, тогда не могли бы вы подсказать нужную литературу

Можно посчитать каким-нибудь быстрым аналоговым симулятором типа Ultrasim.

Share this post


Link to post
Share on other sites

Excellent book on processor design (not architecture):

Modern Processor Design: Fundamentals of Superscalar Processors

John Shen, Carnegie Mellon University

Mikko Lipasti, University of Wisconsin-Madison

 

The above focuses on logical design.

 

The best physical leaning book is:

Design of High-Performance Microprocessor Circuits [Hardcover]

Anantha Chandrakasan (Editor), William J. Bowhill (Editor), Frank Fox (Editor)

 

Both excellent. The upper book is a perfect companion to the course you linked to.

 

Ljubisa

Share this post


Link to post
Share on other sites

Designing Digital Computer Systems with Verilog

David J. Lilja and Sachin S. Sapatnekar

Share this post


Link to post
Share on other sites

ну я вообще правильно подошел к делу? ситуация следующая, ребята проектируют цифровую СБИС,которая будет тактироваться генератором импульсов с частотой выше 100 МГц, выполнять какие то операции (в цифре)... моя задача сделать экспериментальную плату, которая насаживается на отладочную плату ПЛИС, встал вопрос цепи питания... если я не ошибаюсь, то главная задача цепи питания скоростных СБИС, это фильтрация высокочастотных помех, генерируемых этой СБИС. вот я и решил узнать диапазон этих помех и возможную мощность... на каком этапе проектирования можно определить эти параметры?

Share this post


Link to post
Share on other sites
ну я вообще правильно подошел к делу? ситуация следующая, ребята проектируют цифровую СБИС,которая будет тактироваться генератором импульсов с частотой выше 100 МГц, выполнять какие то операции (в цифре)... моя задача сделать экспериментальную плату, которая насаживается на отладочную плату ПЛИС, встал вопрос цепи питания... если я не ошибаюсь, то главная задача цепи питания скоростных СБИС, это фильтрация высокочастотных помех, генерируемых этой СБИС. вот я и решил узнать диапазон этих помех и возможную мощность... на каком этапе проектирования можно определить эти параметры?

 

If I understood the question correctly, your task is to design a PCB for digital ASIC, and you're concerned with power and signal integrity.

If this is the question, then the answer would be:

The chip designer should ensure that the chip will operate correctly with the assigned power (supply and ground) pins, including the packaging effects (bondwire, leadframe etc.).

PCB power integrity analysis should ensure that the power can be delivered to the ASIC. This usually means that the decoupling is designed correctly, and that the power distribution traces don't resonate at the frequencies of interest, i.e. clock.

Xilinx has a good application notes about PCB design for power integrity and decoupling:

http://www.xilinx.com/products/design_reso...ce/si_power.htm

 

The best thing to do would be to simulate the PCB design with some EM software (for example ADS Momentum) and then use the chip equivalent model to verify correctness. IBIS models can be used for signal integrity, I'm not sure that they can be used for power integrity simulations.

 

Two good books on the topic:

http://www.amazon.com/High-Speed-Digital-D...6069&sr=1-1

http://www.amazon.com/High-Speed-Signal-Pr...6069&sr=1-4

 

I hope this helps.

Share this post


Link to post
Share on other sites

Доброго времени суток!

 

"Ребята" заводят с улицы в чип частоту выше 100МГц? Нет возможности в чипе завести PLL, умножать частоту внутри, а с улицы подавать только опорную частоту?

Для серьезных проектов так чаще делают, насколько я встречался. Исключения - различные чисто интерфейсно-протокольные фишки...

Если "ребята" грамотные - то они предоставят данные по мощности их клоковых деревьев и чипа для максимальных расчетных частот - это как минимум.

Данные по мощности в топологии как-то более-менее реалистично можно получить после построения клоковых деревьев.

Дело фильтрации помех по питанию в чипе решается путём проектирования грамотной сетки питания. Она должна обладать минимальным R, "максимальным" C.

Параметры сетки питания обсчитываются соответствующими тулами. Например, как эта пресловутая мощность просаживает спроектированную сетку питания(IR-drop), какое влияние такая просадка оказывает на быстродействие/шумы чипа.

В чип, как правило, можно вставить дополнительные развязывающие емкости (DECAP) соответствующих номиналов.

Вы же, судя по всему, тоже должны предусмотреть дополнительные емкости соответствующих номиналов для фильтрации локальных просадок.

 

Спрашивайте : ) Что знаю - постараюсь ответить.

 

ну я вообще правильно подошел к делу? ситуация следующая, ребята проектируют цифровую СБИС,которая будет тактироваться генератором импульсов с частотой выше 100 МГц, выполнять какие то операции (в цифре)... моя задача сделать экспериментальную плату, которая насаживается на отладочную плату ПЛИС, встал вопрос цепи питания... если я не ошибаюсь, то главная задача цепи питания скоростных СБИС, это фильтрация высокочастотных помех, генерируемых этой СБИС. вот я и решил узнать диапазон этих помех и возможную мощность... на каком этапе проектирования можно определить эти параметры?

 

Share this post


Link to post
Share on other sites

слышал что на сайте алалог девайс и тексас инструментс есть прям методика расчета фильтров для скоростных СБИС, но с первого подхода не нашел. Может вы подскажете

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this