Jump to content

    
Green_Smoke

Синтезаторы частот. От концепции к продукту.

Recommended Posts

1 hour ago, тау said:

Разве деление частоты в петле не происходит? Если мне не изменяет память, принцип фазорасщепления в PDS построен на делении частоты слева на R , справа несущая делится на С, каждый из парциальных фазовых детекторов работает на частоте сравнения Fr/R  = = Fc/C.  Другими словами много фазовых детекторов (10...32 примерно) работают с общим выходом на пониженной частоте относительно Fr и Fc, но со сдвигом фаз. Это убедительно показано на рис.3  части 1 по вышеприведенной ссылке.  Или мои сведения уже устарели и расщепление на фазы в усовершенствованных  PDS  происходит внутри периода каждой из частот Fr  Fc  ?   На чем в этом случае строятся блоки фазорасщепителя внутри ПЛИС ?

Приветствую Ваше присоединение к разговору. Хотя помнится, что в своё время всё это мы уже обсуждали, Ваша позиция по этому вопросу мне известна, но с нею я не могу согласится. Вы правы, что парциальные детекторы работают на пониженных, поделённых частотах, и это благо для ЦАП, облегчается его работа, повышается точность преобразования. Но надо смотреть на сумму сигналов с выходов парциальных детекторов, как это показано на упомянутом Вами рис.3. В итоге деление отсутствует. Откуда оно может возникнуть, если работает каждый импульс сигнальной частоты?

 

Edited by Vitaly_K

Share this post


Link to post
Share on other sites
5 часов назад, Vitaly_K сказал:

В итоге деление отсутствует. Откуда оно может возникнуть, если работает каждый импульс сигнальной частоты?

Ваша фраза из статьи : "Тогда в соответствии с описанной идеей от каждого парциального детектора берется доля 1/K от его полного напряжения на выходе"

Вот оно, аналоговое деление, тут и зарыто.

Выход фазового детектора в PDS - аналоговый, на фронты внизу рис.3 смотреть не нужно , они гипнотизируют и вводят в заблуждение, они отфильтруются далее. До тех пор пока со всех парциальных детекторов не соберете суммарно фазовую ошибку, приведенную ко входу фазорасщепителя, сигнал фазовой ошибки на выходе резистивного сумматора будет ослаблен. Полноамплитудный аналоговый  сигнал ошибки появится только через период частоты сравнения парциального детектора.

.

Иными словами

Это всё равно, за счет чего возрастает шум на выходе ГУНа:

                                    

за счет того что реже в К раз работает обычный  ФД, но с полной амплитудой сигнала ошибки.

или

за счет того что PDS в целом работает не реже, но с ослаблением самого сигнала ошибки в К раз.

         

Энергия выделенного сигнала фазовой ошибки одинакова на периоде работы С/Fc для обычного ФД  и для PDS, при прочих равных условиях. имхо.

Edited by тау

Share this post


Link to post
Share on other sites
9 hours ago, тау said:

Это всё равно, за счет чего возрастает шум на выходе ГУНа:                              

за счет того что реже в К раз работает обычный  ФД, но с полной амплитудой сигнала ошибки. или за счет того что PDS в целом работает не реже, но с ослаблением самого сигнала ошибки в К раз.

 

Согласен. В статье это отражено через статическую характеристику фазового детектирования. По сигнальному тракту она равна UC/(2piQ), где U – полная шкала напряжения с выхода МЧФД, Q – ёмкость тракта, C – управляющее число на его входе. Крутизна уменьшается в Q/C раз. На практике это отношение можно поддерживать равным вокруг значения 4. Вот это и будет как бы эквивалентом включения в петлю ФАПЧ делителя частоты с таким коэффициентом. Надеюсь, в таком представлении мы и придём с Вами к полному согласию. Обычные синтезаторы, например Fractional-N PLL, способны работать только с несравненно более высокими значениями N.

Share this post


Link to post
Share on other sites
17 hours ago, Vitaly_K said:

Опять Вы с загадками. То заявляете, что я не знаком с ПЛИС, и не поясняете почему так считаете, а теперь вот о DDS, что якобы бывают синтезаторы и побыстрее. Ну почему сразу не сказать, что это за синтезаторы?   

Прямой аналоговый синтез быстрее прямого цифрового. Например, генератор гармоник с коммутатором ППФ.

Share this post


Link to post
Share on other sites
18 hours ago, Vitaly_K said:

Во-первых, поясните, пожалуйста, что за методы уменьшения шумов PLL-DSM

Классический ФАПЧ с дробным ДПКД (цифровой дробный делитель частоты на основе дельта-сигма-модулятора, или DSM по-англ.). Далее по моему тексту под методами уменьшения фазовых шумов имелись ввиду методы уменьшения глубины обратной связи в системе ФАПЧ за счет введения смесителя и делителя частоты в цепи обратной связи (как у Александра Ченакина), или введения дополнительной петли ФАПЧ или умножителя частоты со смесителем. Есть еще метод с реализацией дополнительной петли ФАПЧ за пределами основной петли, который можно реализовать на основе одной микросхемы ФАПЧ, добавив смеситель и умножитель для получения опорной частоты. К-т деления частоты в обратной связи основной петли ФАПЧ при этом можно уменьшить до 1.

18 hours ago, Vitaly_K said:

И на сколько они уменьшают шумы.

На 20lg(N1/N2), где N1 и N2 - старый и новый (уменьшенный за счет введения новых цепей, см. выше) к-ты деления частоты в цепи обратной связи ФАПЧ.

18 hours ago, Vitaly_K said:

Во-вторых, перекрыть октаву можно и в PLL-PDS.

Октаву хотя бы 2-4 ГГц способна перекрыть? Какое при этом будет значение опорной частоты?

Edited by Cach

Share this post


Link to post
Share on other sites
26 minutes ago, Oymyacon said:

Прямой аналоговый синтез быстрее прямого цифрового. Например, генератор гармоник с коммутатором ППФ.

Да это понятно, но такие синтезаторы из другой категории, не для интегрального воплощения. Или есть таковые, а я о них ничего не знаю?

18 minutes ago, Cach said:

Октаву хотя бы 2-4 ГГц способна перекрыть? Какое при этом будет значение опорной частоты?

 

Да, способна. Значение опорной частоты зависит от технологических возможностей. На сегодня они таковы, что она может быть и 2 ГГц и выше.

Share this post


Link to post
Share on other sites
46 минут назад, Oymyacon сказал:

Прямой аналоговый синтез быстрее прямого цифрового. Например, генератор гармоник с коммутатором ППФ.

Мне кажется, что в таком утверждении обязана быть оговорка. Будет быстрее тот метод, где меньшее групповое время задержки всех фильтров, сигнал через которые изменяется по частоте или фазе.  А то ведь может получиться так , что PLL синтезатор  шириной петли в 10 Мгц обгонит по скорости перестройки прямой аналоговый синтез у которого есть фильтрик с полосой  1 Мгц, через который должна пройти новая частота.  К слову, ошибочным считаю утверждение такого примерного содержания "скорость перестройки по частоте определяется скоростью срабатывания переключателя и может быть очень большой".

 

1 час назад, Vitaly_K сказал:

Крутизна уменьшается в Q/C раз. На практике это отношение можно поддерживать равным вокруг значения 4. Вот это и будет как бы эквивалентом включения в петлю ФАПЧ делителя частоты с таким коэффициентом.

Согласен!

Share this post


Link to post
Share on other sites

Основная проблема Виталия заключается в том, что он ну совсем не следит за развитием современной элементной базы. Его представления о частотно-фазовых детекторах соответствуют уровню примерно середины 2000-х (то есть уровню 15-летней давности). И поэтому он упрямо твердит о частотах сравнения в 50-100 МГц, несмотря на то, что на этом форуме ему уже десятки раз называли ЧФД, работающие на гигагерцовых частотах. Ну забывает человек хронически о том, что ему для его теории PDS невыгодно слышать. Виталий, еще раз обратите внимание, что есть такие микросхемы, как HMC3716, HMC4069, HMC698 у которых частоты сравнения 1,3ГГц. Некоторые из них выпускаются и используются более 10 лет. Уже года четыре на рынке есть PFD1K с частотой сравнения 8 ГГц с делителями на борту. Есть отдельные целочисленные делители до 40 ГГц, имеющие любой целочисленный коэффициент деления от 1 до 127. Это означает, что в простой однопетлевой схеме в октаве 10-20 ГГц сейчас уже можно иметь скорости переключения в единицы микросекунд, а шумы под -125дБ/Гц (отстройка 10кГц) или даже ниже. Развитие технологии ЦАП позволяет уже сейчас формировать в связке ПЛИС+ЦАП чистый сигнал DDS в пределах Fclk/6. То есть для AD9162 это до 1 гигагерца. "Чистый" значит со спурами не выше -90дБ. Если брать узкие куски по 90-110 МГц между "битыми" частотами Fclk/N, то можно найти участки со спурами не выше -110дБ (вплоть до Найквиста). Таким образом, имея качественный DDS (не интегральный, ясное дело, а ПЛИС +ЦАП) и современный высокочастотный фазовый детектор можно c ГУН перекрывать октаву 10-20 ГГц имея диапазон опоры (частоты сравнения) 909,09 - 991,74 МГц и свипируя коэффициенты деления в петле от 11 до 20 (или 1000-1100 МГц при делении 10-20  и тд.). Спуры в петле при этом на частоте 10 ГГц можно легко иметь на уровне -80дБ, шумы -125дБ/Гц, скорость переключения в единицы микросекунд. Если нужна скорость переключения еще выше (сотни наносекунд), можно использовать современные ПЛИС+ЦАП и прямое октавное умножение DDS (как делает тот же Keysight) или дробное умножение спредерами по Баринову. Короче говоря, сейчас уже нет рынка под какие-то PDS: дешевые синтезаторы реализуются в готовых микросхемах синтезаторов, более качественные синтезаторы (однопетлевые) реализуются на ПЛИС+ЦАП+ЧФД+ГУН в рамках компактных плат, прямые синтезаторы с крутыми характеристиками реализуются в рамках модулей форм-фактора примерно лист A4 или меньше. Оффсетные многокольцевые схемы сейчас, кстати, тоже потихоньку уходят на второй план. Зачем нужен PDS тому же ADI? Конкурировать со своими же вполне коммерчески успешными микросхемами? Ответ очевиден. Эта ветка возможного развития синтезаторостроения (PDS) имела потенциал лет 15 назад. Но так получилось , что она отмерла, так и не превратившись в реальную технологию. И уже не превратится, потому как коммерческого смысла в ней сейчас уже нет.

Edited by Sergey Beltchicov

Share this post


Link to post
Share on other sites
2 hours ago, Sergey Beltchicov said:

Основная проблема Виталия заключается в том, что он ну совсем не следит за развитием современной элементной базы. Виталий, еще раз обратите внимание, что есть такие микросхемы, как HMC3716, HMC4069, HMC698 у которых частоты сравнения 1,3ГГц. 

Эта ветка возможного развития синтезаторостроения (PDS) имела потенциал лет 15 назад. Но так получилось , что она отмерла, так и не превратившись в реальную технологию. И уже не превратится, потому как коммерческого смысла в ней сейчас уже нет.

 

Спасибо за информацию. Вот только непонятно, почему тот же ADI не использует технологию своих же таких выдающихся по быстродействию (1,3 ГГц !) микросхем ЧФД как HMC3716, HMC4069, HMC698 и т.п. в своих же чипах Fractional-N PLL синтезаторов. Или я и тут отстал и чего-то пропустил?

А на счёт похорон PDS синтезатора сомневаюсь. По-моему, как раз сейчас подходит его время. Сужу об этом по множеству недавно появившихся зарубежных патентов, которые фактически дословно повторяют формулу моего патента более 20-летней давности.

Share this post


Link to post
Share on other sites
19 minutes ago, Vitaly_K said:

Сужу об этом по множеству недавно появившихся зарубежных патентов, которые фактически дословно повторяют формулу моего патента более 20-летней давности.

Зачастую патенты нужны для диссертации или понтов, иногда вообще непонятно для чего. Там одних вечных двигателей через край)

Share this post


Link to post
Share on other sites
2 hours ago, Vitaly_K said:

Спасибо за информацию. Вот только непонятно, почему тот же ADI не использует технологию своих же таких выдающихся по быстродействию (1,3 ГГц !) микросхем ЧФД как HMC3716, HMC4069, HMC698 и т.п. в своих же чипах Fractional-N PLL синтезаторов. Или я и тут отстал и чего-то пропустил?

Это как раз совершенно понятно:) Первая причина банальна: это коммерчески невыгодно для Analog Devices. Представьте: потребности рынка дешевых и простых синтезаторов Analog Devices удовлетворяет микросхемами интегральных PLL-синтезаторов сравнительно невысокого качества и за это получает свои деньги. Для рынка более серьезных синтезаторов ADI предлагает уже целый ряд микросхем: ЧФД, делители, ГУНы, ЦАПы. И получает деньги, обратите внимание, за каждый тип номенклатуры. Допустим, они сделают крутой чип, объединяющий весь требуемый функционал и имеющий более высокие характеристики, чем отдельные микросхемы. Тогда часть их востребованной номенклатуры просто отвалится. Это означает убивать спрос на свои же и так успешные изделия.

А вторая причина заключается в том, что в интегральном чипе характеристики часто оказываются хуже, чем у решения, состоящего из отдельных компонентов. Например, из-за проблем, связанных с ЭМС. Кстати, у вашего PDS имеется тот же камень преткновения. Если он не может быть успешно реализован на дискретных ЦАП+ПЛИС+ГУН, значит, он тем более не может быть успешно реализован в интегральном виде (о чем Вам также неоднократно писали).

P.S. И обратите внимание, что, комментируя мой пост, Вы в своем стиле ставите восклицательный знак после частоты 1,3ГГц и при этом игнорируете мое упоминание еще более современного чипа, у которого частота сравнения вообще 8ГГц и который имеет FOM минимум на 10 дБ лучше, чем лучшие чипы ADI.

Edited by Sergey Beltchicov

Share this post


Link to post
Share on other sites
4 часа назад, Vitaly_K сказал:

Вот только непонятно, почему тот же ADI не использует технологию своих же таких выдающихся по быстродействию (1,3 ГГц !) микросхем ЧФД как HMC3716, HMC4069, HMC698 и т.п. в своих же чипах Fractional-N PLL синтезаторов. Или я и тут отстал и чего-то пропустил?

Я предполагаю, у ADI/TI нет цифровой части по технологии ниже 18-40нм (не выгодно, нет больших объемов продаж), работающей на частотах выше, скажем 600МГц. Второй важный момент - DSM нельзя распараллелить - например сделать два ядра DSM на частоте 600МГц, которые в цифре давали бы результат, как при работе ядра на 1200МГц. Как я понял, в PDS пока тоже нет распараллеливания, поэтому ADI не видит принципиально новой/прогрессивной альтернативы современным DSM. Получается, на текущий момент, DSM и PDS обречены работать до частот ~600МГц, даже если аналоговая часть способна работать на 12ГГц и выше. И встает вопрос: зачем что-то менять? Давайте усовершенствуем что есть, то с чем мы уже долгое время работаем, опыт приобрели.

 

4 часа назад, Oymyacon сказал:

Зачастую патенты нужны для диссертации


Большей частью так и есть. Например, студенты поступили в аспирантуру, готовят печатные труды, и тут как раз под руку попадает статья про PDS из Microwave Journal, известного и уважаемого журнала. Переставили пару "кубиков", назвали по-другому - готово. Хорошо найти не просто патенты, а патенты на готовое изделие, призванные защитить серийно выпускаемое изделие.

Share this post


Link to post
Share on other sites
2 hours ago, Sergey Beltchicov said:

P.S. И обратите внимание, что, комментируя мой пост, Вы в своем стиле ставите восклицательный знак после частоты 1,3ГГц и при этом игнорируете мое упоминание еще более современного чипа, у которого частота сравнения вообще 8ГГц и который имеет FOM минимум на 10 дБ лучше, чем лучшие чипы ADI.

 

Что значит «в своём стиле», на что намекаете? Да просто я побоялся говорить об этих 8 ГГц!!! Это нечто фантастическое, явно не для включения в Fractional-N чип. Хотел для начала понять что-то о более скромном, но тоже выдающемся. Это какой же длительности должны быть импульсы для сравнения, если исходить из принципа работы ЧФД, который требует, чтобы они были много короче периодов сравниваемых сигналов?!

Ну хорошо, PDS Вы приговорили к забвению. Ваше мнение уважаю, а как говорила милейшая бывший диктор ТВ Катя Андреева в заключение программы «Время», которую она вела, «Время покажет».

Хотел бы выслушать Вашу критику ещё одной моей идеи. Прилагаю черновик статьи,, которую пока ещё можно редактировать, а то и вовсе отменить попытку её публикации. Приглашаю и других коллег присоединиться к обсуждению.

Для Форума.zip

Share this post


Link to post
Share on other sites
2 hours ago, Vitaly_K said:

Что значит «в своём стиле», на что намекаете? Да просто я побоялся говорить об этих 8 ГГц!!! Это нечто фантастическое, явно не для включения в Fractional-N чип. Хотел для начала понять что-то о более скромном, но тоже выдающемся. Это какой же длительности должны быть импульсы для сравнения, если исходить из принципа работы ЧФД, который требует, чтобы они были много короче периодов сравниваемых сигналов?!

Я намекаю на то, что Вы иногда склонны игнорировать контраргументы или доводы, не укладывающиеся в Вашу концепцию. Не сердитесь. Длительность импульсов для сравнения? Вероятно, десятки пикосекунд. Посмотрите на досуге, кстати, линейку высокоскоростной логики от ADI типа HMC851/HMC853. Там тоже временные характеристики достаточно серьезные. То есть теоретически можно собрать и еще более высокоскоростной ЧФД на дискретных элементах. Но зачем? Сама по себе частота сравнения в 8 ГГц, с моей точки зрения, для традиционных задач вряд ли может быть использована. Потому как повышение частоты сравнения при целочисленном делении эквивалентно расширению полосы частот опорного сигнала, что почти всегда нежелательно. Ведь обычно в косвенном целочисленном синтезе мы хотим затянуть диапазон октавного широкополосного управляемого генератора (ГУН) в существенно более узкую полосу частот опоры через деление. А вот FOM <-240 дБ/Гц (<-150дБ/Гц для частоты 1 ГГц) это, по-моему, куда более ценное улучшение характеристик ЧФД.

Quote

Ну хорошо, PDS Вы приговорили к забвению. Ваше мнение уважаю, а как говорила милейшая бывший диктор ТВ Катя Андреева в заключение программы «Время», которую она вела, «Время покажет».

Это не я приговорил. Вы сами так и не воплотили свою идею в жизнь. К сожалению. Надо было доводить до ума Ваш прототип на рассыпухе. Получать хороший шум и спуры - соответствующие Вашим теоретическим расчетам. Ведь именно те слабые параметры, которые Вы получили в прототипе на дискретных элементах, и стали приговором для реализации PDS в интегральном виде. Хотя они, может быть, не отражают в полной мере его потенциала. Но для потенциального инвестора слабые показатели прототипа - это лишний повод задуматься о рисках и поставить крест на таком проекте.

Quote

Хотел бы выслушать Вашу критику ещё одной моей идеи. Прилагаю черновик статьи,, которую пока ещё можно редактировать, а то и вовсе отменить попытку её публикации. Приглашаю и других коллег присоединиться к обсуждению.

Для Форума.zip

Нормальная статья. В ней нет оценки достижимых шумов и скорости, но, наверное, это и не входит в предмет рассмотрения статьи, поскольку все внимание посвящено улучшению спектральной чистоты (снижению ПСС). Вы пишете эти исследования по чьему-то заданию? Просто Вы целиком сфокусированы на улучшении параметров фракционального синтезатора в интегральном исполнении,  в качестве конкурентных альтернатив рассматриваете опять-таки интегральные DDS и Fractional-PLL чипы.  То есть вас интересуют синтезаторы только как микросхемы? Просто есть ведь варианты, когда однопетлевой целочисленный синтезатор, построенный на дискретных (коммерчески доступных) элементах (ПЛИС+ЦАП+ЧФД с делителями + ГУН), будет иметь лучшее быстродействие, спектральную чистоту и шумы. Это будет, правда, не микросхема, а плата.

Edited by Sergey Beltchicov

Share this post


Link to post
Share on other sites
10 hours ago, Sergey Beltchicov said:
Quote

Посмотрите на досуге, кстати, линейку высокоскоростной логики от ADI типа HMC851/HMC853.

Хорошо, посмотрю.

10 hours ago, Sergey Beltchicov said:
Quote

Это не я приговорил. Вы сами так и не воплотили свою идею в жизнь. К сожалению. Надо было доводить до ума Ваш прототип на рассыпухе. Получать хороший шум и спуры - соответствующие Вашим теоретическим расчетам. Ведь именно те слабые параметры, которые Вы получили в прототипе на дискретных элементах, и стали приговором для реализации PDS в интегральном виде. Хотя они, может быть, не отражают в полной мере его потенциала. Но для потенциального инвестора слабые показатели прототипа - это лишний повод задуматься о рисках и поставить крест на таком проекте.

Всё верно, но не было у меня такой возможности. Слишком низкий у меня статус – старший научный пенсионер (шутка). Развернуть работы в должной мере средств не было, нужны были помощники – «молодые, длинноногие, политически грамотные» (шутка от Бендера), а такие бесплатно не работают.

Quote

Нормальная статья. В ней нет оценки достижимых шумов и скорости, но, наверное, это и не входит в предмет рассмотрения статьи, поскольку все внимание посвящено улучшению спектральной чистоты (снижению ПСС). Вы пишете эти исследования по чьему-то заданию?

Спасибо за отзыв о статье. Пишу не по заданию. Скорее, это моё теперешнее хобби. За статьи сейчас нигде не платят, даже такие солидные журналы, как, к примеру, Microwave Journal.

Quote

Просто Вы целиком сфокусированы на улучшении параметров фракционального синтезатора в интегральном исполнении,  в качестве конкурентных альтернатив рассматриваете опять-таки интегральные DDS и Fractional-PLL чипы.  То есть вас интересуют синтезаторы только как микросхемы?

Не только. Цитата из статьи: «Она может также быть реализованной на базе ПЛИС и стандартного ЦАП».

Quote

Просто есть ведь варианты, когда однопетлевой целочисленный синтезатор, построенный на дискретных (коммерчески доступных) элементах (ПЛИС+ЦАП+ЧФД с делителями + ГУН), будет иметь лучшее быстродействие, спектральную чистоту и шумы. Это будет, правда, не микросхема, а плата.

Не понял. Что будет с шагом сетки частот в таком синтезаторе?

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.