[rloc 43]

4 часа назад, Vitaly_K сказал:

Вот только непонятно, почему тот же ADI не использует технологию своих же таких выдающихся по быстродействию (1,3 ГГц !) микросхем ЧФД как HMC3716, HMC4069, HMC698 и т.п. в своих же чипах Fractional-N PLL синтезаторов. Или я и тут отстал и чего-то пропустил?

Я предполагаю, у ADI/TI нет цифровой части по технологии ниже 18-40нм (не выгодно, нет больших объемов продаж), работающей на частотах выше, скажем 600МГц. Второй важный момент - DSM нельзя распараллелить - например сделать два ядра DSM на частоте 600МГц, которые в цифре давали бы результат, как при работе ядра на 1200МГц. Как я понял, в PDS пока тоже нет распараллеливания, поэтому ADI не видит принципиально новой/прогрессивной альтернативы современным DSM. Получается, на текущий момент, DSM и PDS обречены работать до частот ~600МГц, даже если аналоговая часть способна работать на 12ГГц и выше. И встает вопрос: зачем что-то менять? Давайте усовершенствуем что есть, то с чем мы уже долгое время работаем, опыт приобрели.

 

4 часа назад, Oymyacon сказал:

Зачастую патенты нужны для диссертации

Большей частью так и есть. Например, студенты поступили в аспирантуру, готовят печатные труды, и тут как раз под руку попадает статья про PDS из Microwave Journal, известного и уважаемого журнала. Переставили пару "кубиков", назвали по-другому - готово. Хорошо найти не просто патенты, а патенты на готовое изделие, призванные защитить серийно выпускаемое изделие.

[Vitaly_K 0]

2 hours ago, Sergey Beltchicov said:

P.S. И обратите внимание, что, комментируя мой пост, Вы в своем стиле ставите восклицательный знак после частоты 1,3ГГц и при этом игнорируете мое упоминание еще более современного чипа, у которого частота сравнения вообще 8ГГц и который имеет FOM минимум на 10 дБ лучше, чем лучшие чипы ADI.

 

Что значит «в своём стиле», на что намекаете? Да просто я побоялся говорить об этих 8 ГГц!!! Это нечто фантастическое, явно не для включения в Fractional-N чип. Хотел для начала понять что-то о более скромном, но тоже выдающемся. Это какой же длительности должны быть импульсы для сравнения, если исходить из принципа работы ЧФД, который требует, чтобы они были много короче периодов сравниваемых сигналов?!

Ну хорошо, PDS Вы приговорили к забвению. Ваше мнение уважаю, а как говорила милейшая бывший диктор ТВ Катя Андреева в заключение программы «Время», которую она вела, «Время покажет».

Хотел бы выслушать Вашу критику ещё одной моей идеи. Прилагаю черновик статьи,, которую пока ещё можно редактировать, а то и вовсе отменить попытку её публикации. Приглашаю и других коллег присоединиться к обсуждению.

Для Форума.zip

[Sergey Beltchicov 0]

2 hours ago, Vitaly_K said:

Что значит «в своём стиле», на что намекаете? Да просто я побоялся говорить об этих 8 ГГц!!! Это нечто фантастическое, явно не для включения в Fractional-N чип. Хотел для начала понять что-то о более скромном, но тоже выдающемся. Это какой же длительности должны быть импульсы для сравнения, если исходить из принципа работы ЧФД, который требует, чтобы они были много короче периодов сравниваемых сигналов?!

Я намекаю на то, что Вы иногда склонны игнорировать контраргументы или доводы, не укладывающиеся в Вашу концепцию. Не сердитесь. Длительность импульсов для сравнения? Вероятно, десятки пикосекунд. Посмотрите на досуге, кстати, линейку высокоскоростной логики от ADI типа HMC851/HMC853. Там тоже временные характеристики достаточно серьезные. То есть теоретически можно собрать и еще более высокоскоростной ЧФД на дискретных элементах. Но зачем? Сама по себе частота сравнения в 8 ГГц, с моей точки зрения, для традиционных задач вряд ли может быть использована. Потому как повышение частоты сравнения при целочисленном делении эквивалентно расширению полосы частот опорного сигнала, что почти всегда нежелательно. Ведь обычно в косвенном целочисленном синтезе мы хотим затянуть диапазон октавного широкополосного управляемого генератора (ГУН) в существенно более узкую полосу частот опоры через деление. А вот FOM <-240 дБ/Гц (<-150дБ/Гц для частоты 1 ГГц) это, по-моему, куда более ценное улучшение характеристик ЧФД.

Quote

Ну хорошо, PDS Вы приговорили к забвению. Ваше мнение уважаю, а как говорила милейшая бывший диктор ТВ Катя Андреева в заключение программы «Время», которую она вела, «Время покажет».

Это не я приговорил. Вы сами так и не воплотили свою идею в жизнь. К сожалению. Надо было доводить до ума Ваш прототип на рассыпухе. Получать хороший шум и спуры - соответствующие Вашим теоретическим расчетам. Ведь именно те слабые параметры, которые Вы получили в прототипе на дискретных элементах, и стали приговором для реализации PDS в интегральном виде. Хотя они, может быть, не отражают в полной мере его потенциала. Но для потенциального инвестора слабые показатели прототипа - это лишний повод задуматься о рисках и поставить крест на таком проекте.

Quote

Хотел бы выслушать Вашу критику ещё одной моей идеи. Прилагаю черновик статьи,, которую пока ещё можно редактировать, а то и вовсе отменить попытку её публикации. Приглашаю и других коллег присоединиться к обсуждению.

Для Форума.zip

Нормальная статья. В ней нет оценки достижимых шумов и скорости, но, наверное, это и не входит в предмет рассмотрения статьи, поскольку все внимание посвящено улучшению спектральной чистоты (снижению ПСС). Вы пишете эти исследования по чьему-то заданию? Просто Вы целиком сфокусированы на улучшении параметров фракционального синтезатора в интегральном исполнении,  в качестве конкурентных альтернатив рассматриваете опять-таки интегральные DDS и Fractional-PLL чипы.  То есть вас интересуют синтезаторы только как микросхемы? Просто есть ведь варианты, когда однопетлевой целочисленный синтезатор, построенный на дискретных (коммерчески доступных) элементах (ПЛИС+ЦАП+ЧФД с делителями + ГУН), будет иметь лучшее быстродействие, спектральную чистоту и шумы. Это будет, правда, не микросхема, а плата.

Изменено 10 ноября, 2019 пользователем Sergey Beltchicov

[Vitaly_K 0]

10 hours ago, Sergey Beltchicov said:

Quote

Посмотрите на досуге, кстати, линейку высокоскоростной логики от ADI типа HMC851/HMC853.

Хорошо, посмотрю.

10 hours ago, Sergey Beltchicov said:

Quote

Это не я приговорил. Вы сами так и не воплотили свою идею в жизнь. К сожалению. Надо было доводить до ума Ваш прототип на рассыпухе. Получать хороший шум и спуры - соответствующие Вашим теоретическим расчетам. Ведь именно те слабые параметры, которые Вы получили в прототипе на дискретных элементах, и стали приговором для реализации PDS в интегральном виде. Хотя они, может быть, не отражают в полной мере его потенциала. Но для потенциального инвестора слабые показатели прототипа - это лишний повод задуматься о рисках и поставить крест на таком проекте.

Всё верно, но не было у меня такой возможности. Слишком низкий у меня статус – старший научный пенсионер (шутка). Развернуть работы в должной мере средств не было, нужны были помощники – «молодые, длинноногие, политически грамотные» (шутка от Бендера), а такие бесплатно не работают.

Quote

Нормальная статья. В ней нет оценки достижимых шумов и скорости, но, наверное, это и не входит в предмет рассмотрения статьи, поскольку все внимание посвящено улучшению спектральной чистоты (снижению ПСС). Вы пишете эти исследования по чьему-то заданию?

Спасибо за отзыв о статье. Пишу не по заданию. Скорее, это моё теперешнее хобби. За статьи сейчас нигде не платят, даже такие солидные журналы, как, к примеру, Microwave Journal.

Quote

Просто Вы целиком сфокусированы на улучшении параметров фракционального синтезатора в интегральном исполнении,  в качестве конкурентных альтернатив рассматриваете опять-таки интегральные DDS и Fractional-PLL чипы.  То есть вас интересуют синтезаторы только как микросхемы?

Не только. Цитата из статьи: «Она может также быть реализованной на базе ПЛИС и стандартного ЦАП».

Quote

Просто есть ведь варианты, когда однопетлевой целочисленный синтезатор, построенный на дискретных (коммерчески доступных) элементах (ПЛИС+ЦАП+ЧФД с делителями + ГУН), будет иметь лучшее быстродействие, спектральную чистоту и шумы. Это будет, правда, не микросхема, а плата.

Не понял. Что будет с шагом сетки частот в таком синтезаторе?

 

[Sergey Beltchicov 0]

27 minutes ago, Vitaly_K said:

Не понял. Что будет с шагом сетки частот в таком синтезаторе?

 

 

Давайте предположим (пока просто предположим, не вдаваясь в особенности реализации), что у меня есть синтезатор типа DDS, который способен в относительно узкой полосе (порядка 100 МГц) обеспечивать любой практически малый шаг (0.000001 Гц) с приемлемыми спурами (-100...-90 дБ). Имея микросхему ЧФД с целочисленными делителями на борту, я могу захватить ГУН 10-20 ГГц, используя опору со сравнительно узкой полосой перестройки. Например, 909,0909...991,7355 МГц при целочисленных коэффициентах деления, начиная с 11 и до 21. При этом по мере роста к-та деления, используемый диапазон опоры будет сужаться (спуров будет меньше). Что будет с шумами? Они вырастут на величину от 20,82 до 26,44 дБ относительно аддитивных шумов опоры, ЧФД и делителей. Если взять вполне реалистичную цифру в -145дБ/Гц (сумма всех петлевых шумов), мы получим около -124дБ/Гц на частоте 10 ГГц. Что будет со спурами? Они тоже вырастут на 26,44 дБ максимум (на 20 ГГц), но если изначальные спуры были -100дБ, то в петле мы получим вполне приемлемую цифру в -73дБ. А за петлей все будет еще лучше. Что будет со скоростью? Поскольку у нас нет необходимости в предустановке частоты (как в оффсетных схемах), скорость будет высокая - единицы микросекунд. Что будет с частотным шагом? Он увеличится максимум в 21 раз, но все равно останется меньше 0,001 Гц.  

[Vitaly_K 0]

2 hours ago, Sergey Beltchicov said:

Давайте предположим (пока просто предположим, не вдаваясь в особенности реализации), что у меня есть синтезатор типа DDS, который способен в относительно узкой полосе (порядка 100 МГц) обеспечивать любой практически малый шаг (0.000001 Гц) с приемлемыми спурами (-100...-90 дБ).

 

Теперь понятно. Опора для петли берётся от DDS, который и обеспечивает малый шаг сетки. Спасибо за уточнение. Идея хорошая, достойная проверки на практике.

[rloc 43]

19 часов назад, Vitaly_K сказал:

Прилагаю черновик статьи

По схеме рис.1, чем тактируется ЦАП?

 

Цитата из статьи:

Цитата

ЦАП работает при пониженной тактовой частоте (в приведенном примере в 2-3 раза меньшей цифровой части схемы), что способствует более точному цифро-аналоговому преобразованию и, следовательно, - уменьшению уровня помех дробности.

Не согласен, чем выше частота, тем меньше плотность мощности шумов квантования, а уровень помех дробности зависит от соотношения тактовой и выходной (выходных) частот, чем больше соотношение, тем лучше.

[Vitaly_K 0]

2 hours ago, rloc said:

Quote

 

По схеме рис.1, чем тактируется ЦАП?

 

 

 

Ну вот, первый же вопрос и по делу и в самую точку. ЦАП тактируется теми же импульсами, что и регистр памяти, то есть импульсами с выхода схемы ИЛИ. На схеме это не показано, надо исправить. Спасибо за замечание. 

Quote

 

Цитата из статьи:

ЦАП работает при пониженной тактовой частоте (в приведенном примере в 2-3 раза меньшей цифровой части схемы), что способствует более точному цифро-аналоговому преобразованию и, следовательно, - уменьшению уровня помех дробности.

 

Не согласен, чем выше частота, тем меньше плотность мощности шумов квантования, а уровень помех дробности зависит от соотношения тактовой и выходной (выходных) частот, чем больше соотношение, тем лучше.

 

Согласен с Вашим несогласием. Из статьи эту фразу надо убрать. Тактовая частота ЦАП равна удвоенной частоте сигнала (в среднем). То есть следуя рисунку 1, это от 2/3 Fr до Fr  И за это замечание спасибо.

 

Изменено 11 ноября, 2019 пользователем Vitaly_K

[rloc 43]

30 минут назад, Vitaly_K сказал:

ЦАП тактируется теми же импульсами, что и регистр памяти, то есть импульсами с выхода схемы ИЛИ.

Формально, у любого серийно выпускаемого ЦАП частота должна быть фиксирована, если и допускается девиация, то в пределах 10-20%, без резких скачков. Ограничения связаны с логикой работы внутренней схемы синхронизации, работающей от своей цифровой PLL, подстраивающей момент защелкивания входных цифровых данных и регулирующей положение временного окна стробирования/блокировки выхода на момент смены данных. Преобразователь цифра-аналог может состоять из двух последовательных каскадов, тогда еще потребуется дополнительная синхронизация, станут жестче требования к девиации тактовой частоты. Какие-либо серьезные изменения тактовой частоты должны сопровождаться перекалибровкой синхронизации, на это может потребоваться время от единиц до десятков мс.

[Vitaly_K 0]

30 minutes ago, rloc said:

Формально, у любого серийно выпускаемого ЦАП частота должна быть фиксирована, если и допускается девиация, то в пределах 10-20%, без резких скачков. Ограничения связаны с логикой работы внутренней схемы синхронизации, работающей от своей цифровой PLL, подстраивающей момент защелкивания входных цифровых данных и регулирующей положение временного окна стробирования/блокировки выхода на момент смены данных. Преобразователь цифра-аналог может состоять из двух последовательных каскадов, тогда еще потребуется дополнительная синхронизация, станут жестче требования к девиации тактовой частоты. Какие-либо серьезные изменения тактовой частоты должны сопровождаться перекалибровкой синхронизации, на это может потребоваться время от единиц до десятков мс.

В схеме рисунка 1 частота тактирования ЦАП изменяется в полтора раза. Значит ли это,, что схема неработоспособна? Миллисекунды на перекалибровку - так это же смертный приговор идее.  

[rloc 43]

2 часа назад, Vitaly_K сказал:

Значит ли это,, что схема неработоспособна?

Помню, были рассуждения о двухклоковом ЦАП или 2-х ЦАП с суммированием. Статью бегло пробежал, по работоспособности не скажу. По практике много других вопросов следом идет. Как мне кажется, одной теории в синтезе не достаточно, много "ляпов" по-незнанию современной элементной базы.

[Oymyacon 0]

7 hours ago, rloc said:

Помню, были рассуждения о двухклоковом ЦАП или 2-х ЦАП с суммированием. 

Двух мало, надо минимум 3 ЦАПа, или же манипуляция частотами 2 ЦАПов, что усложняет управление и ухудшает выходной спектр.

[Vitaly_K 0]

12 hours ago, rloc said:

 Статью бегло пробежал, по работоспособности не скажу. По практике много других вопросов следом идет. Как мне кажется, одной теории в синтезе не достаточно, много "ляпов" по-незнанию современной элементной базы.

Приведите хотя бы 2-3 самых выдающихся из названного множества «ляпов». Мне это важно для самообразования да и для решения стоит ли статья публикации.

[rloc 43]

51 минуту назад, Vitaly_K сказал:

Приведите хотя бы 2-3

1. По рис. 2 частота Fc - это короткие импульсы с большой скважностью. После объединения по "ИЛИ" этой частоты с выходом ДЧ импульсы останутся такими же короткими, что скорее не удовлетворит требованиям ЦАП по скважности тактового сигнала, чаще требуемой в диапазоне 40-60%.

2. В момент включения, начала работы, Fr и Fc могут иметь произвольные фазы - значит при объединении по "ИЛИ" этих частот (Fr после деления на ДЧ), возможны колебания мгновенных значений тактовой частоты ЦАП вне допустимых пределов. Скорее, для начального старта всей системы нужно изобретать отдельную схему.

Можно сказать, что это "придирки", детали, нюансы. Читаю статью и прокручиваю в голове возможные варианты реализации отдельных узлов, на подсознательном уровне, натыкаюсь на нюансы и дальше сложно воспринимать информацию. PDS (можно объединить несколько схем под этой аббревиатурой) не могу понять - это мое восприятие, далеко от практики.

[тау 22]

2 часа назад, Vitaly_K сказал:

Приведите хотя бы 2-3 самых выдающихся из названного множества «ляпов». Мне это важно для самообразования да и для решения стоит ли статья публикации

Желательно аналитически показать, что дробный синтез потенциально создаст бо'льшую помеху чем предлагаемый метод. Со ссылками на литературу в нужных местах.

Необходимо показать принципиальное отличие предлагаемого метода от дробного делителя c DSM 1-го порядка, я пока этого не вижу. Вы в методе расширили количество уровней квантования ЦАП через "площадь сигнала Ec" на периоде за счет сдвига моментов перехода от одного значения к другому , показав на картинке идеализированный пример дробного коэффициента (всюду площадь=77). Покажите, что помеха из-за неизбежного и периодического неравенства площадей Ec , будет принципиально меньше чем в DSM 1-го порядка в тех же условиях по частоте. У меня почему то сомнение что это получится на пользу нового метода. Пожалуйста, приведите расчет, подтверждающий, что новый метод окажется лучше чем дробный DSM 3-го порядка.