[Vitaly_K 0]

32 minutes ago, Oymyacon said:

Вот тут Вы ошибаетесь.

Потому, что у Вёртэксов в одном корпусе несколько сотен выводов!

Ну и отлично. Спасибо за подсказку. Давно имел дело с ПЛИС. а тут вот такой прогресс. Вам бы как раз и заняться макетированием обсуждаемого варианта. 

[Cach 0]

1 hour ago, Vitaly_K said:

Ничего он не гасит. Он просто занимает своё место в системе ФАПЧ. Быстрее DDS синтезаторов не бывает. Но и у синтезаторов с ФАПЧ есть свои достоинства. Предлагаемый метод позволяет эти достоинства примножить. Быстродействие определяется полосы петли ФАПЧ, которая может достигать порядка нескольких МГц. Об этом уже было выше.

Смотрите. Мне нужно получить октаву 10-20 ГГц. У меня есть выбор: DDS, PLL-DSM или PLL-PDS. Если важно быстродействие, допустим скорость перестройки меньше нескольких мкс, то я вынужден выбрать DDS со всеми его вытекающими сложностями при получении требуемой полосы с нужным уровнем спуров. Если такая скорость не требуется, то я выберу PLL-DSM, т.к. ГУН сразу перекроет необходимую полосу. Для уменьшения фазовых шумов-прибегну к известным методам, которые легко реализуемы. Зачем нужен PLL-PDS, если он не обладает быстродействием DDS и не перекрывает необходимую полосу?

Изменено 9 ноября, 2019 пользователем Cach

[Vitaly_K 0]

1 hour ago, Cach said:

Смотрите. Мне нужно получить октаву 10-20 ГГц. У меня есть выбор: DDS, PLL-DSM или PLL-PDS. Если важно быстродействие, допустим скорость перестройки меньше нескольких мкс, то я вынужден выбрать DDS со всеми его вытекающими сложностями при получении требуемой полосы с нужным уровнем спуров. Если такая скорость не требуется, то я выберу PLL-DSM, т.к. ГУН сразу перекроет необходимую полосу. Для уменьшения фазовых шумов-прибегну к известным методам, которые легко реализуемы. Зачем нужен PLL-PDS, если он не обладает быстродействием DDS и не перекрывает необходимую полосу?

 

Во-первых, поясните, пожалуйста, что за методы уменьшения шумов PLL-DSM Вы имеете в виду, которые известны и легко реализуемы. И на сколько они уменьшают шумы. Во-вторых, перекрыть октаву можно и в PLL-PDS. Для этого надо ввести в ту же микросхему, интегральную или ПЛИС, простую схему поиска области синхронизации, например, цифро-аналоговую. Схему могу привести, она опробована на практике.

[тау 23]

2 часа назад, Vitaly_K сказал:

В предлагаемом методе сравнение фаз происходит непосредственно на исходных неравных частотах, деление частоты в петле отсутствует. Что хорошего из этого следует, думаю, в пояснениях не нуждается.

Разве деление частоты в петле не происходит? Если мне не изменяет память, принцип фазорасщепления в PDS построен на делении частоты слева на R , справа несущая делится на С, каждый из парциальных фазовых детекторов работает на частоте сравнения Fr/R  = = Fc/C.  Другими словами много фазовых детекторов (10...32 примерно) работают с общим выходом на пониженной частоте относительно Fr и Fc, но со сдвигом фаз. Это убедительно показано на рис.3  части 1 по вышеприведенной ссылке.  Или мои сведения уже устарели и расщепление на фазы в усовершенствованных  PDS  происходит внутри периода каждой из частот Fr  Fc  ?   На чем в этом случае строятся блоки фазорасщепителя внутри ПЛИС ?

[Vitaly_K 0]

1 hour ago, тау said:

Разве деление частоты в петле не происходит? Если мне не изменяет память, принцип фазорасщепления в PDS построен на делении частоты слева на R , справа несущая делится на С, каждый из парциальных фазовых детекторов работает на частоте сравнения Fr/R  = = Fc/C.  Другими словами много фазовых детекторов (10...32 примерно) работают с общим выходом на пониженной частоте относительно Fr и Fc, но со сдвигом фаз. Это убедительно показано на рис.3  части 1 по вышеприведенной ссылке.  Или мои сведения уже устарели и расщепление на фазы в усовершенствованных  PDS  происходит внутри периода каждой из частот Fr  Fc  ?   На чем в этом случае строятся блоки фазорасщепителя внутри ПЛИС ?

Приветствую Ваше присоединение к разговору. Хотя помнится, что в своё время всё это мы уже обсуждали, Ваша позиция по этому вопросу мне известна, но с нею я не могу согласится. Вы правы, что парциальные детекторы работают на пониженных, поделённых частотах, и это благо для ЦАП, облегчается его работа, повышается точность преобразования. Но надо смотреть на сумму сигналов с выходов парциальных детекторов, как это показано на упомянутом Вами рис.3. В итоге деление отсутствует. Откуда оно может возникнуть, если работает каждый импульс сигнальной частоты?

 

Изменено 9 ноября, 2019 пользователем Vitaly_K

[тау 23]

5 часов назад, Vitaly_K сказал:

В итоге деление отсутствует. Откуда оно может возникнуть, если работает каждый импульс сигнальной частоты?

Ваша фраза из статьи : "Тогда в соответствии с описанной идеей от каждого парциального детектора берется доля 1/K от его полного напряжения на выходе"

Вот оно, аналоговое деление, тут и зарыто.

Выход фазового детектора в PDS - аналоговый, на фронты внизу рис.3 смотреть не нужно , они гипнотизируют и вводят в заблуждение, они отфильтруются далее. До тех пор пока со всех парциальных детекторов не соберете суммарно фазовую ошибку, приведенную ко входу фазорасщепителя, сигнал фазовой ошибки на выходе резистивного сумматора будет ослаблен. Полноамплитудный аналоговый  сигнал ошибки появится только через период частоты сравнения парциального детектора.

.

Иными словами

Это всё равно, за счет чего возрастает шум на выходе ГУНа:

                                    

за счет того что реже в К раз работает обычный  ФД, но с полной амплитудой сигнала ошибки.

или

за счет того что PDS в целом работает не реже, но с ослаблением самого сигнала ошибки в К раз.

         

Энергия выделенного сигнала фазовой ошибки одинакова на периоде работы С/Fc для обычного ФД  и для PDS, при прочих равных условиях. имхо.

Изменено 9 ноября, 2019 пользователем тау

[Vitaly_K 0]

9 hours ago, тау said:

Это всё равно, за счет чего возрастает шум на выходе ГУНа:                              

за счет того что реже в К раз работает обычный  ФД, но с полной амплитудой сигнала ошибки. или за счет того что PDS в целом работает не реже, но с ослаблением самого сигнала ошибки в К раз.

 

Согласен. В статье это отражено через статическую характеристику фазового детектирования. По сигнальному тракту она равна UC/(2piQ), где U – полная шкала напряжения с выхода МЧФД, Q – ёмкость тракта, C – управляющее число на его входе. Крутизна уменьшается в Q/C раз. На практике это отношение можно поддерживать равным вокруг значения 4. Вот это и будет как бы эквивалентом включения в петлю ФАПЧ делителя частоты с таким коэффициентом. Надеюсь, в таком представлении мы и придём с Вами к полному согласию. Обычные синтезаторы, например Fractional-N PLL, способны работать только с несравненно более высокими значениями N.

[Oymyacon 0]

17 hours ago, Vitaly_K said:

Опять Вы с загадками. То заявляете, что я не знаком с ПЛИС, и не поясняете почему так считаете, а теперь вот о DDS, что якобы бывают синтезаторы и побыстрее. Ну почему сразу не сказать, что это за синтезаторы?   

Прямой аналоговый синтез быстрее прямого цифрового. Например, генератор гармоник с коммутатором ППФ.

[Cach 0]

18 hours ago, Vitaly_K said:

Во-первых, поясните, пожалуйста, что за методы уменьшения шумов PLL-DSM

Классический ФАПЧ с дробным ДПКД (цифровой дробный делитель частоты на основе дельта-сигма-модулятора, или DSM по-англ.). Далее по моему тексту под методами уменьшения фазовых шумов имелись ввиду методы уменьшения глубины обратной связи в системе ФАПЧ за счет введения смесителя и делителя частоты в цепи обратной связи (как у Александра Ченакина), или введения дополнительной петли ФАПЧ или умножителя частоты со смесителем. Есть еще метод с реализацией дополнительной петли ФАПЧ за пределами основной петли, который можно реализовать на основе одной микросхемы ФАПЧ, добавив смеситель и умножитель для получения опорной частоты. К-т деления частоты в обратной связи основной петли ФАПЧ при этом можно уменьшить до 1.

18 hours ago, Vitaly_K said:

И на сколько они уменьшают шумы.

На 20lg(N1/N2), где N1 и N2 - старый и новый (уменьшенный за счет введения новых цепей, см. выше) к-ты деления частоты в цепи обратной связи ФАПЧ.

18 hours ago, Vitaly_K said:

Во-вторых, перекрыть октаву можно и в PLL-PDS.

Октаву хотя бы 2-4 ГГц способна перекрыть? Какое при этом будет значение опорной частоты?

Изменено 10 ноября, 2019 пользователем Cach

[Vitaly_K 0]

26 minutes ago, Oymyacon said:

Прямой аналоговый синтез быстрее прямого цифрового. Например, генератор гармоник с коммутатором ППФ.

Да это понятно, но такие синтезаторы из другой категории, не для интегрального воплощения. Или есть таковые, а я о них ничего не знаю?

18 minutes ago, Cach said:

Октаву хотя бы 2-4 ГГц способна перекрыть? Какое при этом будет значение опорной частоты?

 

Да, способна. Значение опорной частоты зависит от технологических возможностей. На сегодня они таковы, что она может быть и 2 ГГц и выше.

[тау 23]

46 минут назад, Oymyacon сказал:

Прямой аналоговый синтез быстрее прямого цифрового. Например, генератор гармоник с коммутатором ППФ.

Мне кажется, что в таком утверждении обязана быть оговорка. Будет быстрее тот метод, где меньшее групповое время задержки всех фильтров, сигнал через которые изменяется по частоте или фазе.  А то ведь может получиться так , что PLL синтезатор  шириной петли в 10 Мгц обгонит по скорости перестройки прямой аналоговый синтез у которого есть фильтрик с полосой  1 Мгц, через который должна пройти новая частота.  К слову, ошибочным считаю утверждение такого примерного содержания "скорость перестройки по частоте определяется скоростью срабатывания переключателя и может быть очень большой".

 

1 час назад, Vitaly_K сказал:

Крутизна уменьшается в Q/C раз. На практике это отношение можно поддерживать равным вокруг значения 4. Вот это и будет как бы эквивалентом включения в петлю ФАПЧ делителя частоты с таким коэффициентом.

Согласен!

[Sergey Beltchicov 0]

Основная проблема Виталия заключается в том, что он ну совсем не следит за развитием современной элементной базы. Его представления о частотно-фазовых детекторах соответствуют уровню примерно середины 2000-х (то есть уровню 15-летней давности). И поэтому он упрямо твердит о частотах сравнения в 50-100 МГц, несмотря на то, что на этом форуме ему уже десятки раз называли ЧФД, работающие на гигагерцовых частотах. Ну забывает человек хронически о том, что ему для его теории PDS невыгодно слышать. Виталий, еще раз обратите внимание, что есть такие микросхемы, как HMC3716, HMC4069, HMC698 у которых частоты сравнения 1,3ГГц. Некоторые из них выпускаются и используются более 10 лет. Уже года четыре на рынке есть PFD1K с частотой сравнения 8 ГГц с делителями на борту. Есть отдельные целочисленные делители до 40 ГГц, имеющие любой целочисленный коэффициент деления от 1 до 127. Это означает, что в простой однопетлевой схеме в октаве 10-20 ГГц сейчас уже можно иметь скорости переключения в единицы микросекунд, а шумы под -125дБ/Гц (отстройка 10кГц) или даже ниже. Развитие технологии ЦАП позволяет уже сейчас формировать в связке ПЛИС+ЦАП чистый сигнал DDS в пределах Fclk/6. То есть для AD9162 это до 1 гигагерца. "Чистый" значит со спурами не выше -90дБ. Если брать узкие куски по 90-110 МГц между "битыми" частотами Fclk/N, то можно найти участки со спурами не выше -110дБ (вплоть до Найквиста). Таким образом, имея качественный DDS (не интегральный, ясное дело, а ПЛИС +ЦАП) и современный высокочастотный фазовый детектор можно c ГУН перекрывать октаву 10-20 ГГц имея диапазон опоры (частоты сравнения) 909,09 - 991,74 МГц и свипируя коэффициенты деления в петле от 11 до 20 (или 1000-1100 МГц при делении 10-20  и тд.). Спуры в петле при этом на частоте 10 ГГц можно легко иметь на уровне -80дБ, шумы -125дБ/Гц, скорость переключения в единицы микросекунд. Если нужна скорость переключения еще выше (сотни наносекунд), можно использовать современные ПЛИС+ЦАП и прямое октавное умножение DDS (как делает тот же Keysight) или дробное умножение спредерами по Баринову. Короче говоря, сейчас уже нет рынка под какие-то PDS: дешевые синтезаторы реализуются в готовых микросхемах синтезаторов, более качественные синтезаторы (однопетлевые) реализуются на ПЛИС+ЦАП+ЧФД+ГУН в рамках компактных плат, прямые синтезаторы с крутыми характеристиками реализуются в рамках модулей форм-фактора примерно лист A4 или меньше. Оффсетные многокольцевые схемы сейчас, кстати, тоже потихоньку уходят на второй план. Зачем нужен PDS тому же ADI? Конкурировать со своими же вполне коммерчески успешными микросхемами? Ответ очевиден. Эта ветка возможного развития синтезаторостроения (PDS) имела потенциал лет 15 назад. Но так получилось , что она отмерла, так и не превратившись в реальную технологию. И уже не превратится, потому как коммерческого смысла в ней сейчас уже нет.

Изменено 10 ноября, 2019 пользователем Sergey Beltchicov

[Vitaly_K 0]

2 hours ago, Sergey Beltchicov said:

Основная проблема Виталия заключается в том, что он ну совсем не следит за развитием современной элементной базы. Виталий, еще раз обратите внимание, что есть такие микросхемы, как HMC3716, HMC4069, HMC698 у которых частоты сравнения 1,3ГГц. 

Эта ветка возможного развития синтезаторостроения (PDS) имела потенциал лет 15 назад. Но так получилось , что она отмерла, так и не превратившись в реальную технологию. И уже не превратится, потому как коммерческого смысла в ней сейчас уже нет.

 

Спасибо за информацию. Вот только непонятно, почему тот же ADI не использует технологию своих же таких выдающихся по быстродействию (1,3 ГГц !) микросхем ЧФД как HMC3716, HMC4069, HMC698 и т.п. в своих же чипах Fractional-N PLL синтезаторов. Или я и тут отстал и чего-то пропустил?

А на счёт похорон PDS синтезатора сомневаюсь. По-моему, как раз сейчас подходит его время. Сужу об этом по множеству недавно появившихся зарубежных патентов, которые фактически дословно повторяют формулу моего патента более 20-летней давности.

[Oymyacon 0]

19 minutes ago, Vitaly_K said:

Сужу об этом по множеству недавно появившихся зарубежных патентов, которые фактически дословно повторяют формулу моего патента более 20-летней давности.

Зачастую патенты нужны для диссертации или понтов, иногда вообще непонятно для чего. Там одних вечных двигателей через край)

[Sergey Beltchicov 0]

2 hours ago, Vitaly_K said:

Спасибо за информацию. Вот только непонятно, почему тот же ADI не использует технологию своих же таких выдающихся по быстродействию (1,3 ГГц !) микросхем ЧФД как HMC3716, HMC4069, HMC698 и т.п. в своих же чипах Fractional-N PLL синтезаторов. Или я и тут отстал и чего-то пропустил?

Это как раз совершенно понятно:) Первая причина банальна: это коммерчески невыгодно для Analog Devices. Представьте: потребности рынка дешевых и простых синтезаторов Analog Devices удовлетворяет микросхемами интегральных PLL-синтезаторов сравнительно невысокого качества и за это получает свои деньги. Для рынка более серьезных синтезаторов ADI предлагает уже целый ряд микросхем: ЧФД, делители, ГУНы, ЦАПы. И получает деньги, обратите внимание, за каждый тип номенклатуры. Допустим, они сделают крутой чип, объединяющий весь требуемый функционал и имеющий более высокие характеристики, чем отдельные микросхемы. Тогда часть их востребованной номенклатуры просто отвалится. Это означает убивать спрос на свои же и так успешные изделия.

А вторая причина заключается в том, что в интегральном чипе характеристики часто оказываются хуже, чем у решения, состоящего из отдельных компонентов. Например, из-за проблем, связанных с ЭМС. Кстати, у вашего PDS имеется тот же камень преткновения. Если он не может быть успешно реализован на дискретных ЦАП+ПЛИС+ГУН, значит, он тем более не может быть успешно реализован в интегральном виде (о чем Вам также неоднократно писали).

P.S. И обратите внимание, что, комментируя мой пост, Вы в своем стиле ставите восклицательный знак после частоты 1,3ГГц и при этом игнорируете мое упоминание еще более современного чипа, у которого частота сравнения вообще 8ГГц и который имеет FOM минимум на 10 дБ лучше, чем лучшие чипы ADI.

Изменено 10 ноября, 2019 пользователем Sergey Beltchicov