[rloc 43]

В прямом синтезе ЦАП используется, качество сигнала (спектральная чистота) низкое.

Спорный момент, кому какие уровни нужны и считать ли гармоники за спуры (любой ГУН хуже по гармоникам ЦАП). А какие спуры будем считать низкими?

 

Идея Босселаерса хороша в теории, но на практике она не работает из-за сбоев при совпадении импульсов по времени.

Действительно пробовали? Из любопытства спрашиваю. Глубоко вникать в детали нет смысла, важнее понять потенциал, на что можно рассчитывать.

 

Можете привести примеры использования этой связки в синтезаторах частоты?

Детально не занимался этой темой и привести сходу ссылку на последние достижения не могу. Общее представление дает следующая статья:

Michael H. Perrott, Tutorial on Digital Phase-Locked Loops

ЦАП там не используется, его функции берет на себя DCO - генератор управляемый переключаемым набором конденсаторов C-2C-4C-8C- ... Общая идея от этого не меняется: преобразование фазы в цифру (TDC, ADC), цифровая фильтрация и цифровое преобразование в частоту (DCO, DAC+VCO). Больше всего в этой схеме мне нравится потенциал - знание фазы дает полный простор для творчества, в цифровом виде намного проще сделать адаптивный алгоритм фильтрации, чем в аналоговом. Не вижу другого способа повысить скорость (на порядок), без потери устойчивости.

 

А как это свойство использовать? Пожалуйста, намекните на схемное решение.

Как в данном случае сделать, мне трудно сказать, говорю о потенциальных возможностях. Многоразрядный быстрый ЦАП избыточен в PDS.

 

На выходе их сигналы суммируются, так что результат получается как если бы детектор в целом работал на исходных высоких частотах

Если бы вопросы просто решались некогерентным сложением, работали бы в области кГц и никаких интегральных технологий не надо. Поэтому и намекаю, как перейти на более высокие частоты? Что с того, что в современных ЦАП частоты преобразования превышают 10 ГГц? Цифровая часть остается работать на низких частотах, на порядки более низких. Можно ли сравнить PDS с 32 парциальными детекторами на 400 МГц с DDS, работающим на 400*32=12.8 ГГц за счет распараллеливания?

[Шаманъ 0]

Импульс меньше периода?

На выходе ADF4002 на верхней частоте будут очень короткие импульсы. И тут могут быть такие проблемы:

1. Быстродействие Д-триггера (я правда смотрю исходя из доступной мне элементной базы, которая ограничена сериями 74lvc/74ac). Не смотря на то, что по входу С триггер способен работать на очень высокой частоте, переключаться с такой частотой он не сможет. Наиболее ярко это демонстрирует нетрадиционный делитель от Венцеля. Здесь же триггер должен включиться и сразу выключится по следующему фронту(спаду) тактового сигнала, как по мне на частотах вблизи верхней границы ADF4002 стабильно работать не будет.

2. Задержки - может неудачно получиться и срабатывание триггера будет нестабильным, но это должно лечиться без проблем.

3. Мощность выходного сигнала. Мне кажется, что сигнал с очень большой скважностью это потенциальная проблема с шумом, ибо энергии в импульсе будет немного, а шумовой пол остается такой же, как и с меандром (или близкой к нему формой) на выходе.

 

[Vitaly_K 0]

name='rloc' date='Mar 9 2017, 02:11' post='1486660']

Спорный момент, кому какие уровни нужны и считать ли гармоники за спуры (любой ГУН хуже по гармоникам ЦАП). А какие спуры будем считать низкими?

Нет конечно, гармоники это не спуры. Низкими спурами можно считать, например, достигнутые в QuickSyn, -70 dBc на частоте сигнала 10 ГГц. Кому-то ж и такие уровни нужны. А кому-то и этого мало. В DDS подобных цифр пока не получают. Там ведь не только гармоники, но главное - спуры вблизи сигнала.

Действительно пробовали? Из любопытства спрашиваю. Глубоко вникать в детали нет смысла, важнее понять потенциал, на что можно рассчитывать.

Нет, не пробовали. Зачем тратить время на проверку очевидного? Однако же идея Босселаерса оказалась плодотворной для её усовершенствования. Суммирование надо делать не в цифровом, а в аналоговом виде (Козлов В.И., Способ фазового детектирования, «Радиотехника», №4, 1980). Это пробовали. Правда, результат оказался посредственным, и опять-таки из-за примитивного ЦАП. Цифр не помню, но заказчика они устраивали.

Детально не занимался этой темой и привести сходу ссылку на последние достижения не могу. Общее представление дает следующая статья:

Michael H. Perrott, Tutorial on Digital Phase-Locked Loops

ЦАП там не используется, его функции берет на себя DCO - генератор управляемый переключаемым набором конденсаторов C-2C-4C-8C- ... Общая идея от этого не меняется: преобразование фазы в цифру (TDC, ADC), цифровая фильтрация и цифровое преобразование в частоту (DCO, DAC+VCO). Больше всего в этой схеме мне нравится потенциал - знание фазы дает полный простор для творчества, в цифровом виде намного проще сделать адаптивный алгоритм фильтрации, чем в аналоговом. Не вижу другого способа повысить скорость (на порядок), без потери устойчивости.

Статья Perrott. Титанический труд в картинках, недосягаемый для моего понимания. Можно ли это приспособить для PDS?

Многоразрядный быстрый ЦАП избыточен в PDS.

Есть вариант PDS с дельта-сигма модулятором. Там разрядность ЦАП значительно меньшая, используются только старшие, расщепляемые разряды.

Если бы вопросы просто решались некогерентным сложением, работали бы в области кГц и никаких интегральных технологий не надо. Поэтому и намекаю, как перейти на более высокие частоты? Что с того, что в современных ЦАП частоты преобразования превышают 10 ГГц? Цифровая часть остается работать на низких частотах, на порядки более низких. Можно ли сравнить PDS с 32 парциальными детекторами на 400 МГц с DDS, работающим на 400*32=12.8 ГГц за счет распараллеливания?

Что это за распараллеливание? Как понять формулу 400*32=12.8 ГГц?

Где и как это применяется и каковы результаты по спектральной чистоте?

 

[powerf12 0]

ребят, накидайте какой-нибудь литературы, статей, в которых рассказывают про свиприующие цепи для фапч, что бы при срыве, сигнал сам захватывался.

[Chenakin 12]

И сразу следующий вопрос: зачем ЦАП в этой схеме? В двух-трех словах. Пытаюсь осознать концепцию PDS в общем виде, преодолеть отторжение сборной разношерстных элементов на подсознательном уровне.

Хороший вопрос! И похоже, он самого Виталия поставил в тупик:

 

Спрашиваете, зачем ЦАП? А что вместо него?

Рискну предположить, для той же цели, что и в ДДС. А зачем он в ДДС? Если задать такой вопрос, то в большинстве случаев ”стандартный” ответ будет: ”Ну как? Чтобы получить требуемую форму сигнала, например, синусоиду.” (А если треугольник или меандр?)

 

А вот и нет! ЦАП нужен для получения требуемой частоты, т.к. без него макс. ошибка может быть равна периоду частоты клока. И именно ЦАП (вместе с ФНЧ) ”вычисляет” (аппроксимирует) ту точку А перехода через 0. Т.е. это некий весьма эффективный аналоговый вычислитель (процессор, аппроксиматор и т.д.).

 

 

Как сказал Тау:

В отвлеченном смысле n-разрядный Цап порождает в 2^n (грубо) меньше побочных продуктов в рабочей зоне Найквиста. Особенно это наглядно видно при приближении к границе зоны. Отказываясь от многоразрядности в пользу высокочастотности, наверное следует иметь ввиду что рост Fclk в 16 раз эквивалентен упрощению ЦАПа всего на 4 разряда ( нет ?)

Другие методы пока не так эффективны. Цифровая ЛЗ? Это было бы наиболее оптимальным способом, хорошо стыкующимся с цифровой основой ДДС, но её пока в наличие нет (с требуемым разрешением). Аналоговая задержка (фазовращатель)? Но тогда опять нужен ЦАП, чтобы управлять ею. ШИМ-? Ну, и так далее – бег по кругу.

 

И всё-таки, хотелось бы видеть ДДС без ЦАП, т.к. это дорогое и избыточное решение (как и в PDS :)). Кстати, поэтому, мне кажется, полезным порассуждать о методе Виталия (безотносительно, будет ли он реализован или нет), т.к. это может сгенерировать новое решение, которое может быть спроецировано на ДДС (и обратно). Не каждый день, и не многие из нас могут сгенерировать действительно что-то новое, а не белый шум. Поэтому, перезадам тот же вопрос Виталию:

 

А зачем в PDS ЦАП? Ну, если в двух словах, чтобы схватить саму идею - как на лекции для студентов? Какова его функция?

 

 

можно и дискретные складывать, какая разница . Вот на картинке , вверху синус оцифрованный и его спектр с выхода одиночного цапа. Внизу 2 оцифрованных синуса в интерливе да еще с глитчами, с разницей амплитуд в 10% в отсчетах. Состав спектра практически одинаков.

Если складывать две дискретные синусоиды одинаковой частоты, но с разной амплитудой/фазой, что будет происходить с фазой суммы синусоид? (Хочется поискать что-то ещё, что может крутить фазу).

Изменено 11 марта, 2017 пользователем Chenakin

[VCO 0]

Если управляемые микросхемы находятся рядом, то я не сторонник таких манипуляций. Далеко передавать (понятие относительное) - тут есть над чем подумать. Мощность TTL подобных сигналов может натворить чудес.

Речь шла именно о микросхемах, не имеющих LVDS-интерфейса, где управляющий интерфейс постоянно молотит. О гальванике я уже говорил, оптроны - лучшее решение для НЧ, жаль что невозможно использовать трансформаторы. От мощности TTL выходов придётся развязываться классическими RC-цепочками или ещё как-то. Но эти спуры формируются, как я понял, не только из-за этого, а также внутри самих микросхем синтеза. Вот для этого и есть смысл ввести такие манипуляции, если я не ошибаюсь.

 

А так да, пока что всё идёт к тому, что надо менять управляющие CMOS входы и выходы микросхем синтеза на LVDS, но это уже от нас никак не зависит.

--------------------------------------------------

Праздники прошли Нас догнали Будни

© Калинов Мост

[тау 23]

Если складывать две дискретные синусоиды одинаковой частоты, но с разной амплитудой/фазой, что будет происходить с фазой суммы синусоид? (Хочется поискать что-то ещё, что может крутить фазу).

крутить фазу поможет "вспомогательный аргумент" Ф.

если есть две синусоиды с разной фазой одной частоты ,то получить произвольную фазу нет проблем.

[rloc 43]

Выхожу сегодня на пробежку и вижу на капоте машины

Виталий, поздравляю с продвижением в массы )

 

На выходе ADF4002 на верхней частоте будут очень короткие импульсы. И тут могут быть такие проблемы:

1. Быстродействие Д-триггера (я правда смотрю исходя из доступной мне элементной базы, которая ограничена сериями 74lvc/74ac).

Да, формально LVC до 200-250 МГц.

 

Наиболее ярко это демонстрирует нетрадиционный делитель от Венцеля.

Не думал, что встречу человека, также повторившего эту схему ) Есть свои нюансы, например падение внутреннего усиления с ростом частоты, не для массового применения.

 

2. Задержки - может неудачно получиться и срабатывание триггера будет нестабильным, но это должно лечиться без проблем.

У AUP серии времена setup/hold лежат в диапазоне +-0.2 нс, действительно "попасть" в 2.5 нс (400 МГц) не составит труда.

 

3. Мощность выходного сигнала. Мне кажется, что сигнал с очень большой скважностью это потенциальная проблема с шумом, ибо энергии в импульсе будет немного, а шумовой пол остается такой же, как и с меандром (или близкой к нему формой) на выходе.

Есть такая проблема, в этом случае стоит подумать о переходе на AD9512 с отдельным программированием паузы и длины импульса.

 

На выходе ADF4002 на верхней частоте будут очень короткие импульсы.

Кстати, есть очень красивое применение коротким импульсам (длительность = одному периоду). Например умножаем 100 МГц на 20 и потом делим на 20 с длительностью в один период. Дальше подаем на LO вход смесителя и получаем гармониковый смеситель от 100 до 1000 МГц с гарантированными характеристиками. Для случая, если кто боится использовать диоды с накоплением заряда или для применения в интегральном исполнении, квиксин в микросхему поместить.

 

Нет конечно, гармоники это не спуры. Низкими спурами можно считать, например, достигнутые в QuickSyn, -70 dBc на частоте сигнала 10 ГГц. Кому-то ж и такие уровни нужны. А кому-то и этого мало. В DDS подобных цифр пока не получают. Там ведь не только гармоники, но главное - спуры вблизи сигнала.

Открываю документ по AD9163 на странице 15, рисунки 17, 18, 19, режим DIGITAL SCALE = -6 dB, SHUFFLE TRUE (тонкая синяя линия). На частоте 1 ГГц SFDR составляет -85 дБс, при этом уровни второй и третьей гармоник находятся на том же уровне, и по их форме понятно, SFDR определяется именно гармониками, а спуры лежат ниже. Приводим -85 dBc к 10 ГГц и получаем -85 + 20log(10) = -65 dBc. За вычетом гармоник получаем не хуже -70 dBc. Это конечно шуточные выкладки, у Александра лучше чем -70 dBc, с запасом написано, но если немного потрудиться над ЦАП, все может быть.

 

Статья Perrott. Титанический труд в картинках, недосягаемый для моего понимания. Можно ли это приспособить для PDS?

Мне показалось, "на пальцах" легче восприятие, чем куча формул. Если попытаться применить эту технологию, от PDS ничего "родного" не останется. Там все крутится вокруг линейности и шумности TDC преобразования, остальное - математика.

 

Есть вариант PDS с дельта-сигма модулятором. Там разрядность ЦАП значительно меньшая, используются только старшие, расщепляемые разряды.

Это уже интереснее.

 

Что это за распараллеливание? Как понять формулу 400*32=12.8 ГГц?

Где и как это применяется и каковы результаты по спектральной чистоте?

Значит, что цифровая часть современных ЦАП работает не на 12.8 ГГц, а на 400 МГц (для примера пишу, цифры могут быть другие) и только одновременная работа 32 ядер DDS дает возможность перейти на высокую частоту. В более ранних микросхемах принцип был такой же. Пример этого ЦАП писал выше.

 

И именно ЦАП (вместе с ФНЧ) ”вычисляет” (аппроксимирует) ту точку А перехода через 0. Т.е. это некий весьма эффективный аналоговый вычислитель (процессор, аппроксиматор и т.д.).

Еще раз подчеркну, ФНЧ - аппроксиматор без потерь, без добавления шума. Организовать регулируемую задержку без потерь намного сложнее.

 

Если складывать две дискретные синусоиды одинаковой частоты, но с разной амплитудой/фазой, что будет происходить с фазой суммы синусоид? (Хочется поискать что-то ещё, что может крутить фазу).

если есть две синусоиды с разной фазой одной частоты ,то получить произвольную фазу нет проблем.

Стоп, крутить фазу можно и одной дискретной синусоиды, до этапа ее перехода в аналоговый вид.

 

И всё-таки, хотелось бы видеть ДДС без ЦАП, т.к. это дорогое и избыточное решение (как и в PDS :)).

Не очень дорогое. Кстати, с обратным преобразованием синус-цифра те же проблемы и лучше АЦП пока ничего придумать не могут ) Интересное замечание - с одной стороны ЦАП и АЦП обладают нелинейностями, а с другой стороны позволяют бороться с ними собственными средствами. И еще, без ЦАП невозможно будет полнофункционально модулировать. Как быть с I/Q модуляцией? Отдельная схема? Тоже между прочим не простая. Это одна из причин, почему не желательно бороться со спурами в офсетном делении.

 

Но эти спуры формируются, как я понял, не только из-за этого, а также внутри самих микросхем синтеза.

На таком уровне уже ничего не поможет.

[khach 33]

Коллеги, а кто-нибудь синтезатор на базе digital pll http://stepfpga.ecbcamp.com/doc/_media/dds_pll.pdf

типа ad9549 http://www.analog.com/en/products/clock-an...ion/ad9549.html что нибудь делал? Уж очень разнообразные заманчивые варианты просятся в ее блок схему вместо формирующего фильтра.

[Vitaly_K 0]

Значит, что цифровая часть современных ЦАП работает не на 12.8 ГГц, а на 400 МГц (для примера пишу, цифры могут быть другие) и только одновременная работа 32 ядер DDS дает возможность перейти на высокую частоту. В более ранних микросхемах принцип был такой же. Пример этого ЦАП писал выше.

Приведу похожий пример с PDS. Тактовая, опорная частота 1600 МГц. При этом ЦАП работает, как и в вашем случае, на частоте примерно 400 МГц. Прилагаю рисунок спектров в PDS и PDS-DS (с дельта-сигма модуляцией) при погрешности ЦАП 0,1% (среднеквадратическое значение, цифра от ADI). На частоте сигнала 12,8 ГГц в полосе отстроек 2 МГц получается не хуже -90 дБн.

[Chenakin 12]

ребят, накидайте какой-нибудь литературы, статей, в которых рассказывают про свиприующие цепи для фапч, что бы при срыве, сигнал сам захватывался.

Может здесь что найдете:

p1.pdf p2.PDF

Кстати, есть очень красивое применение коротким импульсам (длительность = одному периоду). Например умножаем 100 МГц на 20 и потом делим на 20 с длительностью в один период. Дальше подаем на LO вход смесителя и получаем гармониковый смеситель от 100 до 1000 МГц с гарантированными характеристиками.

Решение известное и, действительно, красивое. Только, вот, нужно ещё и фаз. шум сохранить после деления на 20 (и последующего умножения - интерес, ведь, в гармониках?). В КС я решился использовать только 3 и 5 гармоники делителей, и то далеко оторвавшись от шумового пола.

 

Еще раз подчеркну, ФНЧ - аппроксиматор без потерь, без добавления шума.

Да, ФНЧ без потерь. Чего не скажешь о ЦАП. Вот там и шум, и спуры, как раз и добавляются.

 

И всё-таки, хотелось бы видеть ДДС без ЦАП, т.к. это дорогое и избыточное решение

Не очень дорогое.

Не будем спорить. Всё относительно. Если делать UXG, то, да, недорого и весьма эффективно, лучше и не придумаешь. А вот если модуль на ладошке, то получим большую грелку. Пока, во всяком случае.

 

Интересное замечание - с одной стороны ЦАП и АЦП обладают нелинейностями, а с другой стороны позволяют бороться с ними собственными средствами.

Ситуация понятная. Сравниваем двухуровневую логику (0 и 1) с n-уровневой (а при большом n переходим в чиcтый аналог). Последняя куда эффективней, но тут начинают сказываться свои недостатки (вспомните, как Вам не понравилось трехуровневое управление в AD9515, и я это полностью разделяю). Или взять аналоговую звукозапись - пластинки, магнитофоны бобинные, потом кассетные… И где это всё теперь? Всё на флешке, в чисто цифровом виде. Туда и идём.

 

И еще, без ЦАП невозможно будет полнофункционально модулировать. Как быть с I/Q модуляцией?

А как с ней быть применительно к DDS? Вы собираетесь её формировать непосредственно на выходе ЦАП?

 

крутить фазу "поможет вспомогательный аргумент" Ф.

если есть две синусоиды с разной фазой одной частоты ,то получить произвольную фазу нет проблем.

Отлично, я как раз об этом. Можно ли это как-то применить в ДДС без ЦАП-а? Если сформировать несколько синусоид в цифровом виде (NCO), то, суммируя их, можно получить сдвиг фаз, чтобы заполнить неопределённость в один период клока? Это пока такие мысли вслух…

 

Еще раз подчеркну, ФНЧ - аппроксиматор без потерь, без добавления шума.

Сумматор – тоже схема без потерь (и без ЦАП-а).

 

Стоп, крутить фазу можно и одной дискретной синусоиды, до этапа ее перехода в аналоговый вид.

Как это можно использовать в DDS, чтобы убрать неопределённость по времени (см. выше)?

 

[Шаманъ 0]

Не думал, что встречу человека, также повторившего эту схему

:) Я его даже заставил работать устойчиво с нечетным Кд, когда-то тут темку по этому поводу открывал.

 

Есть такая проблема, в этом случае стоит подумать о переходе на AD9512 с отдельным программированием паузы и длины импульса.

Если достаточно четных Кд, то добавление еще одного Д-триггера полностью решает все упомянутые нюансы такого делителя на ADF4002.

 

 

[Chenakin 12]

Если достаточно четных Кд, то добавление еще одного Д-триггера полностью решает все упомянутые нюансы такого делителя на ADF4002.

Да, очень даже ничего. Красивое решение. А задержку какую-то использовали, чтобы подравнять D и С-входы (имеется ввиду D-триггер для reclocking-a)? И ещё. На 1.6 ГГц такой прибамбас не встречали? Интересно было бы попробовать с AD9515.

[rloc 43]

Приведу похожий пример с PDS.

Нечем возразить. Остается догадываться, какие были шумы и спуры на этапе моделирования AD9163.

 

Только, вот, нужно ещё и фаз. шум сохранить после деления на 20 (и последующего умножения - интерес, ведь, в гармониках?). В КС я решился использовать только 3 и 5 гармоники делителей, и то далеко оторвавшись от шумового пола.

Да, конечно, за шумом следить обязательно, с делителями - особенно тщательно. Идея не меняется, как один из вариантов перехода на строб-смешивание и отказа от использования переключения нескольких умножителей с разными коэффициентами деления. Даже видел в одном из патентов нечто похожее, где перешли внутри микросхемы со схемы с целочисленным ФАПЧ на строб-смешивание + ФАПЧ и получили выигрыш по шумам на 20 дБ.

 

Да, ФНЧ без потерь. Чего не скажешь о ЦАП. Вот там и шум, и спуры, как раз и добавляются.

Интегральные линии задержки с большим разрешением, которые мне знакомы, сделаны на последовательно включенных логических элементах - нелинейность хуже ЦАП (источник спуров), про шумы лучше не говорить. В дискретном виде делают линии задержки на интегрирующих цепях (RC), и при больших задержках набегают шумы (аппроксиматор с потерями).

 

Если делать UXG, то, да, недорого и весьма эффективно, лучше и не придумаешь. А вот если модуль на ладошке, то получим большую грелку. Пока, во всяком случае.

Да, с грелками проблема. С косвенным синтезом сложно потягаться.

 

А как с ней быть применительно к DDS? Вы собираетесь её формировать непосредственно на выходе ЦАП?

Комплексное перемножение DDS и I/Q, по классике, в цифре, потом на выход ЦАП. До первого умножения все понятно, с умножением - квадратуры надо как-то трансформировать, да и само умножение подойдет только активное.

 

Если сформировать несколько синусоид в цифровом виде (NCO), то, суммируя их, можно получить сдвиг фаз, чтобы заполнить неопределённость в один период клока?

Мне кажется подвох здесь кроется в том, что нужно не фазой крутить, а задержкой, точнее частотой, а сложением одночастотных синусоид невозможно получить новую частоту (гармоники не считаем). Да и из двух разных, но фиксированных, частот невозможно получить произвольную.

 

:) Я его даже заставил работать устойчиво с нечетным Кд, когда-то тут темку по этому поводу открывал.

Темку помню. Когда выходной сигнал близок к меандру, в его спектре нечетные гармоники имееют бОльшее значение, для четных может усиления в петле не хватать, думаю так.

 

Коллеги, а кто-нибудь синтезатор на базе digital pll

Жду когда появится АЦП с достаточно малой задержкой по выходным данным (для широкой полосы в петле) и хорошей динамикой, чтобы использовать его вместо TDC. Хорошая конкуренция прямосинтезным схемам будет.

[Sergey Beltchicov 0]

Решение известное и, действительно, красивое. Только, вот, нужно ещё и фаз. шум сохранить после деления на 20 (и последующего умножения - интерес, ведь, в гармониках?). В КС я решился использовать только 3 и 5 гармоники делителей, и то далеко оторвавшись от шумового пола.

 

С точки зрения фазовых шумов выбор гармоникового смесителя - это крайне сомнительное решение. Что бы ни писали и ни говорили про сэмплеры, и на чем бы они ни были построены (NLTL, SRD), по динамическим характеристикам они всегда проиграют фундаментальному миксеру. Таким образом, на деле единственный аргумент в пользу сэмплера - это видимая простота (дешевизна) решения. В приличных оффсетных схемах синтеза используется все-таки фундаментальный миксер. Умножитель в виде генератора гармоник если уж использовать, то тогда хотя бы отдельный, по RF концу и с преселекцией т.е. фильтруем только нужный продукт умножения.

 

Чтобы упростить требования к фильтрации подставки, сам оффсет лучше делать не в одно действие, а в два (а если надо, то и в три). То есть иметь "старшие" гармоники и "младшие". И два фундаментальных (или три) миксера. И отсюда получается, что на практике куда удобнее работать с делителями и бинарными умножителями (а также просто усилителями в компрессии), чем с SRD и сэмплерами. Здесь приходится признать правоту Александра.

 

Шумовые ограничения при работе с современными цифровыми делителями для формирования гармоник вырисовываются такие: примерно -145 на частоте 5ГГц, что соответствует -135 для третьей гармоники 15ГГц и в -139дБ на 10ГГц. Отстройка 10кГц. До этих уровней шумов делители для получения "кривых" коэффициентов умножения 1,5 и 2,5 будут, пожалуй, наиболее эффективным решением.

 

Насчет спуров КС и цифры -70дБ по спурам. На уровне системы там ситуация такая. -70дБ (узкий диапазон DDS) -32дБ (минимальный N в блоке апконверсии/деления примерно 40) = -102 + 10дБ (максимальный N=3 в петле CRO)= -92 +10дБ (использование третьей гармоники "базы") =-82дБ. Это худший случай для 10-гиговой версии. У FSW-0020 плюс еще 6дБ из-за деления на два в петле. Получаем -76 по цифровым спурам в самом худшем случае. Аналоговых спуров на уровне системы быть вообще не должно. Ну а найти эти максимальные спуры - задачка, наверное, не из легких.

 

Ретроспективный вопрос к Александру. Почему в КС Вы остановились на частотном плане 96-192 (а не 64-128). Из-за HMC587 и цифры 10 гиг? Или из-за требований по допустимой относительной перестройке CRO/DDS?

Изменено 12 марта, 2017 пользователем Sergey Beltchicov