Перейти к содержанию
    

Коллеги,после Квартуса среда ISE как-то не совсем айс.

Непонятно себя ведёт ChipScope,после выполнения какой либо команды(например сохранения проекта) с ним начинает твориться что-то непонятное.Окна живут своей жизнью,пример на картинках.Помогает только перезапуск.Подскажите,плз,как его усмирить?

post-18832-1290679007_thumb.png

post-18832-1290679016_thumb.png

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Коллеги,после Квартуса среда ISE как-то не совсем айс.

Непонятно себя ведёт ChipScope,после выполнения какой либо команды(например сохранения проекта) с ним начинает твориться что-то непонятное.Окна живут своей жизнью,пример на картинках.Помогает только перезапуск.Подскажите,плз,как его усмирить?

 

Плюс к этому ещё выяснилось что при заливке проекта по JTAG из ChipScope совершенно не работает Микроблейз. Так и должно быть? Если должно то я в шоке... По документации должен работать.

ISE 11.5

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Поскольку ChipScope напсан на Java...то вероятнее всего интерфейс глюкает из-за криво ставших библиотек...У меня под windows с интерфейсом проблем не было (ISE 12.1)...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Поскольку ChipScope напсан на Java...то вероятнее всего интерфейс глюкает из-за криво ставших библиотек...У меня под windows с интерфейсом проблем не было (ISE 12.1)...

 

Спасибо,а с Микроблейзом не было проблем?У меня он совсем не запускается.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо,а с Микроблейзом не было проблем?У меня он совсем не запускается.

Если вы имеете ввиду Xilinx Platform Studio... то она запускается, а в плотную мне в нем еще не доводилось работать...Какой у вас дистр. установлен? ... я еще могу дома на debian попробовать позапускать эти все дела...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Если вы имеете ввиду Xilinx Platform Studio... то она запускается, а в плотную мне в нем еще не доводилось работать...Какой у вас дистр. установлен? ... я еще могу дома на debian попробовать позапускать эти все дела...

Ну да,XPS версия 11.5. У меня стоит синтезатор на формировании клока 350МГц,посмотрел - а с него идёт клок 450МГц,все времянки перекошены. Синтезатор загружается Микроблейзом , смотрю - по ресет загрузки нет. И это наблюдается только при заливке проекта по JTAG из ChipScope.При заливке из ПЗУ или .bit - всё нормально работает.

 

В догонку - в чипскопе использую режим ILA.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

По мне, Chipscope - одно из немногих творений фирмы Xilinx, которое пусть не выглядит современно, зато хорошо работает.

 

Тьфу-тьфу...

 

Но прошивать из него я не пробовал.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

По мне, Chipscope - одно из немногих творений фирмы Xilinx, которое пусть не выглядит современно, зато хорошо работает.

 

Тьфу-тьфу...

 

Но прошивать из него я не пробовал.

Спасибо,у меня уже всё работает.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо,у меня уже всё работает.

То,что работает касается только стабильности окон. А вот как подружить ЧипСкоп + Микроблейз? Прошлый раз обошёлся,а сейчас очень надо.

 

По мне, Chipscope - одно из немногих творений фирмы Xilinx, которое пусть не выглядит современно, зато хорошо работает.

 

Тьфу-тьфу...

 

Но прошивать из него я не пробовал.

 

А как Вы тогда вообще запускаете отладку проекта с чипскопом? Без прошивки?

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

То,что работает касается только стабильности окон. А вот как подружить ЧипСкоп + Микроблейз? Прошлый раз обошёлся,а сейчас очень надо.

Присоединяюсь к вопросу. Они дерутся за доступ к JTAG (BSCAN). Я как раз недавно жаловался:

http://electronix.ru/forum/index.php?showt...st&p=925597

 

Пока решения вижу такие:

- отказаться от debug unit с выводом через jtag uart. Достаточно ли отключить jtag uart или надо выключать весь jtag debug в процессоре - не проверял.

- интегрировать чипскоп как компонент системы в самом EDK (контроллер чипскопа и сам чипскоп). Но тогда он выводит шину данных/триггеров одной общей шиной и на нее можно добавить только порты верхнего уровня для компонент (что не интересно). На сайте xilinx видел совет переназначить их на нужные сигналы в чип едиторе после компиляции. Но чип едитор у меня при попытке обновить нетлист падает. :(

- вывести сигналы в своих модулях на порты и подключить к интегрированному чипскопу. Придется редактировать сам модуль, обертку, сгенерированную мастером импорта компонент в EDK и .mpd файл. Не айс, но пока я так сделал.

 

Работаю в 12.2, если кто скажет, что в 13.1 решено - перейду.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

У меня немного другая ситуация,я не выполняю отладку ПО микроблейза.Мне всего-то нужно посмотреть несколько шин данных в FPGA,но беда в том что в состав проекта входит микроблейз и когда я запускаю чипскоп (прошиваю по jtag файлом top.bit) то в этом файле отсутствует компонент микроблейз. А присутствует он только в файле top_download.bit , но в нём нет компонента чипскоп.

Вот такая чехарда получается.

Проект не мой,писало N-человек,где вообще задаются эти имена файлов?Не нашёл...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

У меня немного другая ситуация,я не выполняю отладку ПО микроблейза.Мне всего-то нужно посмотреть несколько шин данных в FPGA,но беда в том что в состав проекта входит микроблейз и когда я запускаю чипскоп (прошиваю по jtag файлом top.bit) то в этом файле отсутствует компонент микроблейз. А присутствует он только в файле top_download.bit , но в нём нет компонента чипскоп.

Вот такая чехарда получается.

Проект не мой,писало N-человек,где вообще задаются эти имена файлов?Не нашёл...

Я не эксперт в Xilinx и могу ошибаться.

 

Все имена и порты задаются при работе с системой в EDK. Там же можно добавить чипскоп. Из всего, что там набрано и соединено (процессор, периферия), синтезируется файл .ngc. Поэтому я не понимаю, как после компиляции в прошивке может не оказаться компонента microblaze.

 

После сборки с генерацией файлов для программирования в прошивке не будет данных для встроенной блочной памяти, которая используется как память программ. Обычно это как раз top_download.bit. Вам нужно его собрать (Update bitstream with processor data). Естественно, откомпилированный код в файлах для инициализации BRAM должен присутствовать. Куда их складывает SDK - я не задумывался. Это там автоматизировано, у меня само находит. :)

 

Возможно, если добавить чипскоп, создать с ним top.bit и выполнить Update bitstream, получится правильный top_download.bit, который и загрузить чипскопом. Или, наоборот - сначала сделать top_download.bit, а потом уже в него добавлять чипскоп. :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Я не эксперт в Xilinx и могу ошибаться.

 

Все имена и порты задаются при работе с системой в EDK. Там же можно добавить чипскоп. Из всего, что там набрано и соединено (процессор, периферия), синтезируется файл .ngc. Поэтому я не понимаю, как после компиляции в прошивке может не оказаться компонента microblaze.

 

После сборки с генерацией файлов для программирования в прошивке не будет данных для встроенной блочной памяти, которая используется как память программ. Обычно это как раз top_download.bit. Вам нужно его собрать (Update bitstream with processor data). Естественно, откомпилированный код в файлах для инициализации BRAM должен присутствовать. Куда их складывает SDK - я не задумывался. Это там автоматизировано, у меня само находит. :)

 

Возможно, если добавить чипскоп, создать с ним top.bit и выполнить Update bitstream, получится правильный top_download.bit, который и загрузить чипскопом. Или, наоборот - сначала сделать top_download.bit, а потом уже в него добавлять чипскоп. :)

 

Спасибо,насколько я заметил файлы top_download.bit и top.bit создаются одновременно,даже без использования чипскопа. Это я к тому - как создать эти файлы раздельно?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо,насколько я заметил файлы top_download.bit и top.bit создаются одновременно.

А если перезапустить этот процесс, он не пишет в консоли вот такое:

"Initializing Memory...

No ELF file specified for initialization. Skipping Data2Mem"?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А если перезапустить этот процесс, он не пишет в консоли вот такое:

"Initializing Memory...

No ELF file specified for initialization. Skipping Data2Mem"?

 

Вот сообщение без чипскопа, а с ним посмотрю уже завтра.

Initializing Memory...
Running Data2Mem with the following command:
data2mem -bm "implementation/processor_bd" -bt "implementation/processor.bit" 
-bd "FreqM/executable.elf" tag microblaze_0  -o b implementation/download.bit 
Memory Initialization completed successfully.

 

Вот сообщение без чипскопа, а с ним посмотрю уже завтра.

Initializing Memory...
Running Data2Mem with the following command:
data2mem -bm "implementation/processor_bd" -bt "implementation/processor.bit" 
-bd "FreqM/executable.elf" tag microblaze_0  -o b implementation/download.bit 
Memory Initialization completed successfully.

 

А если с чипскопом то это сообщение совсем не выводится и top_download.bit не формируется,сразу запускается ChipScop Pro Analizer.

В чём фишка может быть?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...