Jump to content

    
Sign in to follow this  
_ANDREW

как избежать повторного синтеза?

Recommended Posts

Здравствуйте.

Пишу проект в ISE12.3 который состоит из файла top.vhd и нескольких вложенных файлов in_buf.vhd, fifo.vhd и out.buf. Был произведён синтез top.vhd, соответственно все 3 вложенных файла прошли синтез. Имеется ли такая возможность при изменении файла in_buf.vhd и повторном синтезе top.vhd не синтезировать fifo.vhd и out.buf, т.е. те которые прошли синтез и не изменялись?

А то тратится очень много времени.

Заранее спасибо.

Share this post


Link to post
Share on other sites

По поводу Incremental Synthesis нашёл в XST.pdf нашёл следующее: The incremental_synthesis and resynthesize constraints are no longer supported. Так что пока вопрос остаётся открытым...

Edited by _ANDREW

Share this post


Link to post
Share on other sites
По поводу Incremental Synthesis нашёл в XST.pdf нашёл следующее: The incremental_synthesis and resynthesize constraints are no longer supported. Так что пока вопрос остаётся открытым...

 

Прошу пардону. У меня более ранняя версия ISE, в которой он поддерживался.

 

Однако Xilinx предлагает замену:

XST now supports Partitions in place of Incremental Synthesis. For more information on

Partitions, see the ISE® Design Suite Help.

 

Share this post


Link to post
Share on other sites
Прошу пардону. У меня более ранняя версия ISE, в которой он поддерживался.

 

Однако Xilinx предлагает замену:

XST now supports Partitions in place of Incremental Synthesis. For more information on

Partitions, see the ISE® Design Suite Help.

 

К сожалению обнаружил "ERROR:TclTasksC:partition_031: Partitions are no longer supported in 12.1 Project Navigator and Xilinx Tcl." Так что пока не ясно как избежать повторного синтеза... :wacko:

Share this post


Link to post
Share on other sites
Здравствуйте.

Пишу проект в ISE12.3 который состоит из файла top.vhd и нескольких вложенных файлов in_buf.vhd, fifo.vhd и out.buf. Был произведён синтез top.vhd, соответственно все 3 вложенных файла прошли синтез. Имеется ли такая возможность при изменении файла in_buf.vhd и повторном синтезе top.vhd не синтезировать fifo.vhd и out.buf, т.е. те которые прошли синтез и не изменялись?

А то тратится очень много времени.

Заранее спасибо.

 

Я использую для ввода проекта и синтеза Active-HDL, для трассировки - PlanAhead;

Проект ПЛИС разделён на компоненты:

top, part1, part2; (названия условные)

Для каждой части создан один проект Active-HDL, кнопка Synthesis используется для синтеза только этой части. Остальные естественно не затрагиваются.

На уровне top компоненты подключены как black-box

 

В PlanAhead для каждого компонента выделена область и объявлена как Partition;

Первая трассировка делается для всего проекта вместе. В дальнейшем можно сделать import неизменённых частей.

САПР: ISE 12.2, Active-HDL 11.1

 

Способ немного кривой, но лучше я придумать не смог.

 

 

 

 

 

Share this post


Link to post
Share on other sites
К сожалению обнаружил "ERROR:TclTasksC:partition_031: Partitions are no longer supported in 12.1 Project Navigator and Xilinx Tcl." Так что пока не ясно как избежать повторного синтеза... :wacko:

Да можно простым древним способом. Функционально разные и отлаженные части разбиваются по проектам, синтезируются и в топовый проект вставляются уже только ngc файлы. Галку read cores в настройках синтеза нужно снять.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this