Перейти к содержанию
    

Схемотехнические трюки для ПЛИСоводов

Итак, явное желание войти в команду выразили : XVR, Maverick, des333, на днях создам новую тему где выложу детали %)

 

А может и меня в команду возьмёте ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Итак, явное желание войти в команду выразили : XVR, Maverick, des333, на днях создам новую тему где выложу детали %)

А меня если можно запишите пока в резервисты :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А может и меня в команду возьмёте ?

А меня если можно запишите пока в резервисты :)

договорились, почти разгребся с задачами, скоро время появится %)

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Хочу на своем сайте такой раздел сделать с SV трюками. Если авторы разрешат, я с удовольствием буду выкладывать финальные версии схемотехнических решений.

Я в настоящее время занимаюсь ASICами, т.ч. если возьмете в команду - могу посинтезить получившиеся схемы в Design Compiler.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Лично я за примеры, требующие минимальных знаний и подразумевающие минимум возможных интерпретаций.

Например, если скобки, то явно все, какие можно поставить и пусть человек не думает о приоритете операторов.

Для оценки с этой точки зрения наилучшим примером будет тот, который читается однозначно при минимуме знаний языка, архитектуры и особенностей инструмента. Деньги зарабатываеются на чем-то другом.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

а может на трюках не стоит останавливаться, а просо создать библиотеку распространённых примитивов, а уж трюки там будут само собой (трюкачей-то в стране хватает)?

а то задолбало отвечать как реализовать очередь, алгоритм деления или приоритетный енкодер

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Есть неплохая книга ...

"Advanced FPGA Design Architecture, Implementation, and Optimization"

Steve Kilts\Spectrum Design Solutions\Minneapolis, Minnesota

 

Может материал из нее пригодится для вашего начинания.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

"Advanced FPGA Design Architecture, Implementation, and Optimization"

а вот меня она не впечатлила. как-то куцо всё и на систематическое изложение не тянет.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

а вот меня она не впечатлила. как-то куцо всё и на систематическое изложение не тянет.

 

Ради интереса, а какая впечатлила?

В частности - по сходной тематике.

Да и вообще по FPGA design.

А вообще - было бы интересно сделать рейтинг книг по FPGA design....

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Ради интереса, а какая впечатлила?

извините, по имплементации на ПЛИС настольной библией не обзавёлся. по крайней мере так чтобы какую-то одну выделить(как например для верификации книжка Бергерона) не могу/всё как-то самостоятельно пробовал, что конечно не всегда на пользу из-за возникновения ложных стереотипов и вредных привычек/. хотя идея составить рейтинг была бы очень позитивна. может создадите топик, а потом после набора книг-кандидатов можно составить рейтинг?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Задачка: описать 2х-портовый триггер на синтезируемом HDL,

поведение при "совпадении фронтов" - произвольное (выбирайте сами).

 

post-9118-1288292352.png

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Задачка: описать 2х-портовый триггер на синтезируемом HDL,

поведение при "совпадении фронтов" - произвольное (выбирайте сами).

описать наподобие двухпортовой памяти. Только использовать массив 1 длины (с одной ячейкой памяти) ;)

Или нельзя?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Давненько не брал в руки шашек... Но скоро опять предстоит.

Как-то так?

module ff2chan (
        output    q,
        input    c0, d0, e0, c1, d1, e1
    );

    reg    qq0, qq1;

    assign q = qq1 ^ qq0;

    always @(posedge c0)
        if( e0 ) qq0 <= d0 ^ qq1;

    always @(posedge c1)
        if( e1 ) qq1 <= d1 ^ qq0;

endmodule

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...