[shamray 0]

Доброго времени суток. Возникла необходимость в HDLC контролере. Решил не изобретать велосипед, а взять готовую корку с Opencores и доработать под свои нужды. Но возникла проблема - модуль отвечающий за передачу не хочет правильно работать. При передаче он вставляет в конец пакета лишние 6 бит (такие же как в первом байте CRC). Для меня исходник показался запутанным и поэтому не могу найти причину. Может многоуважаемый АЛЛ поможет решить проблему. Или посоветуйте, пожалусто, другую открытую корку.

[shamray 0]

Что, получается никто не использовал? А то все советуют брать, а сами никто не проверялю..

[Des333 0]

Что, получается никто не использовал? А то все советуют брать, а сами никто не проверялю..

 

Я думаю Вам стоит спросить именно у тех, кто советует.  :)

[Raimis 0]

очень давно пробовал завести RX канал, но неполучилось. Если память неизменяет там проблемы были не в одном месте. Так как особой надобности небыло - забросил.

[shamray 0]

очень давно пробовал завести RX канал, но неполучилось. Если память неизменяет там проблемы были не в одном месте. Так как особой надобности небыло - забросил.

Да, интересно. Приемник я еще не копал. Хотя странно это. Opencores пишет что версия Stable. Чувствую придется всеже писать свое.

[Raimis 0]

неспорю - может и у меня руки кривые были, может неправильно проверял... На сколько помню: я взял заведомо хороший HDLC поток битов и пробовал прогнать через RX. И наткнулся на неправильную работу. Не то что совсем неправильно работал приемник, но были проблемы вроде с дештуфингом в определеных комбинациях.

Специально сегодня зашел на opencores посмотрел на HDLC контролер. С первого взгляда чтото изменилось: раньше точно небыло расчетных частот для конкретных FPGA, я помню изза того что гадал насколько мегагерц 'потянет' RX. Но после неуспешной симуляции так и неузнал - бросил.

С другой стороны что корка стабильная написал наверное сам автор. Может ему так кажется?.. А единственый буг еще с прошлого года кем-то открыт.