[Frederic 0]

вопросы:

1.см картинку - правильно прописана модель конденсатора?

смущает пара ModelPortIndex-PinName

в мануале только это "Touchstone — Select a library (but not a device) and assign capacitor pin names (numbers) to model port index numbers."

у меня в символе конденсатора для пинов Name указано как N1 и N2, а PinNumber - 1 и 2

2.что делать с полями Value и Value2 - отсутствует возможность редактировать

3.для QPL-File файл указан путь, но в DecouplingWizard/CheckCapacitorsModels не подхватываются модели для конденсаторов, необходимо руками вводить, какую галку и где необходимо указать ?

с п.3 решил - подправил рефдесы через Ref_Des_Mapping и затем исправил файл.ref

и затем все модели подтянулись

 

[fill 2]

вопросы:

1.см картинку - правильно прописана модель конденсатора?

смущает пара ModelPortIndex-PinName

в мануале только это "Touchstone — Select a library (but not a device) and assign capacitor pin names (numbers) to model port index numbers."

у меня в символе конденсатора для пинов Name указано как N1 и N2, а PinNumber - 1 и 2

2.что делать с полями Value и Value2 - отсутствует возможность редактировать

1. Естественно номера пинов.

2. Эти значения не нужны для данной модели, т.к. она сам по себе полностью описывает поведение.

[Frederic 0]

1. Естественно номера пинов.

2. Эти значения не нужны для данной модели, т.к. она сам по себе полностью описывает поведение.

спасибо

 

как то тяжело идет процесс, даже по тренингу :)

отключил модели для плейна 1V8 (от желтый) и делаю сосредоточенный анализ пары плейн 1V8-GND

и результат не как в тренинге (...что пара плейн сама является сосредоточенной емкостью. Результат выглядит как идеальная емкость)

у меня, см картинку, имеется приличный выброс, не могу понять из-за чего

структура GND-Sig-1V8-Sig-GND

 

 

 

[fill 2]

спасибо

 

как то тяжело идет процесс, даже по тренингу :)

отключил модели для плейна 1V8 (от желтый) и делаю сосредоточенный анализ пары плейн 1V8-GND

и результат не как в тренинге (...что пара плейн сама является сосредоточенной емкостью. Результат выглядит как идеальная емкость)

у меня, см картинку, имеется приличный выброс, не могу понять из-за чего

структура GND-Sig-1V8-Sig-GND

Пришли мне свой проект с сохраненными настройками анализа, чтобы было понятней что там сделано.

[Frederic 0]

Пришли мне свой проект с сохраненными настройками анализа, чтобы было понятней что там сделано.

начал готовить файлы для отправки

удалил все из Output, сделал экспорт в HL

решил проверить еще раз сосредоточенный анализ пары плейн 1V8-GND

и фантастика - все ОК

т.ч. спишем на мои ..... руки

[ClayMan 0]

При выполнении анализа целостности питания (DC) столкнулся с тем, что разные версии HL выдают разные результаты при одних и тех же вводных. Использовал версии 9.4 и 9.4.2. Результаты  плотности тока отличаются довольно серьезно, как в части абсолютных цифр, так и в отображении самых нагруженных областей. Проект для анализа использовал один и тот же, цепь довольно обширная, на многих слоях. По моему личному впечатлению старая версия 9.4 результат выдает более адекватный, т.е. предположительно что-то поломали.

 

[fill 2]

1 час назад, ClayMan сказал:

При выполнении анализа целостности питания (DC) столкнулся с тем, что разные версии HL выдают разные результаты при одних и тех же вводных. Использовал версии 9.4 и 9.4.2. Результаты  плотности тока отличаются довольно серьезно, как в части абсолютных цифр, так и в отображении самых нагруженных областей. Проект для анализа использовал один и тот же, цепь довольно обширная, на многих слоях. По моему личному впечатлению старая версия 9.4 результат выдает более адекватный, т.е. предположительно что-то поломали.

 

9.4.2 вышла 2 года назад.

Текущая версия VX2.4_Update1

[ClayMan 0]

Это как-то меняет суть? До VX2.4 все было неверным?

VX2.4 я тоже пробовал (без апдейта правда), и там ситуация в принципе аналогична версии 9.4.2. Но есть еще более странные вещи. В частности при задании пределов плотности тока в A/mm2, графический результат почему-то выводится в mA/mil2. Единцы в проекте заданы метрические. Т.е. фактически результат получается неадекватный (см скриншот, дабы не быть голословным). Может быть это конечно поправили апдейтом, я не знаю, но в итоге я продолжил пользоваться версией 9.4.

 

[fill 2]

23 часа назад, ClayMan сказал:

Это как-то меняет суть? До VX2.4 все было неверным?

VX2.4 я тоже пробовал (без апдейта правда), и там ситуация в принципе аналогична версии 9.4.2. Но есть еще более странные вещи. В частности при задании пределов плотности тока в A/mm2, графический результат почему-то выводится в mA/mil2. Единцы в проекте заданы метрические. Т.е. фактически результат получается неадекватный (см скриншот, дабы не быть голословным). Может быть это конечно поправили апдейтом, я не знаю, но в итоге я продолжил пользоваться версией 9.4.

 

 

Суть в том что разбираться с тем что было 2 года назад никто не будет.

Насколько я вижу, проблема в том что в PowerScope не меняется отображение в соответствии с единицами измерения (всегда отображает mA/mill2), хотя сами результаты в отчетах меняются в соответствии с изменением единиц.

В отчете это видно:

При этом внизу экрана всегда отображается максимальное значение в mA/mil2. И интерактивные графические данные плотности тока идут в mA/mil2.

SR создал. Надеюсь что исправят быстро.

 

Сравнил результаты в mA/mil2 между релизами - разница ~2%.

[ClayMan 0]

On 11/23/2018 at 2:44 PM, fill said:

SR создал. Надеюсь что исправят быстро.

ОК, спасибо - подождем.

[Sergey Makarov 0]

Добрый день!

Разбираюсь с Hyperlynx 9. Моделирую связку TMS320C6654 и MT41J128M16. В процессе моделирования целостности сигналов DDR3 возникло несколько вопросов:

1. Уровни напряжений при моделировании изменяются от 1,2В до 350мВ, тогда как питающее напряжение микросхем 1.5В. Установка через Setup\Power Suplies не дает результатов, при любых значениях питания диапазон изменения сигналов линии данных от 1.2 -0,35 В. Как изменить диапазон? или он моделью определяется?

2. В результате моделирования выровнял задержки линии данных относительно строба данных до 5ps, но получилось так что физические длины проводников на плате стали отличаться на 2-3 мм, но больше всего удивило то, что в диффпарах DQS0/DQS1 разность длин проводников достигла 2.5мм, и эта разность получилась в расстоянни от пина до кристала в контроллере TMS. При выравнивании длин проводников все таки приоритет необходимо отдавать моделированию?

3. В Режиме Run Interactive Simulation выровнял линии данных относительно строба (пробники установил на Die). Запускаю Run DDR Batch simulation, и получаю результат, в котором проверка по Read не проходит (Hold до -30 ps  ). В моделях контроллера ввел параметр Timing_Location Die, и получил результат близкий к положительному, параметр Hold снизился до единиц пикосекунд, но все еще со знаком минус. Некоторые лини данных даже прошли тест. Если в опции Write Leveling учесть сгенерированную задержку по DQS, то результат моделирования получается положительный.  Стоит ли доверять DDR Batch simulation? 

[fill 2]

В 29.01.2019 в 12:01, Sergey Makarov сказал:

Добрый день!

Разбираюсь с Hyperlynx 9. Моделирую связку TMS320C6654 и MT41J128M16. В процессе моделирования целостности сигналов DDR3 возникло несколько вопросов:

1. Уровни напряжений при моделировании изменяются от 1,2В до 350мВ, тогда как питающее напряжение микросхем 1.5В. Установка через Setup\Power Suplies не дает результатов, при любых значениях питания диапазон изменения сигналов линии данных от 1.2 -0,35 В. Как изменить диапазон? или он моделью определяется?

2. В результате моделирования выровнял задержки линии данных относительно строба данных до 5ps, но получилось так что физические длины проводников на плате стали отличаться на 2-3 мм, но больше всего удивило то, что в диффпарах DQS0/DQS1 разность длин проводников достигла 2.5мм, и эта разность получилась в расстоянни от пина до кристала в контроллере TMS. При выравнивании длин проводников все таки приоритет необходимо отдавать моделированию?

3. В Режиме Run Interactive Simulation выровнял линии данных относительно строба (пробники установил на Die). Запускаю Run DDR Batch simulation, и получаю результат, в котором проверка по Read не проходит (Hold до -30 ps  ). В моделях контроллера ввел параметр Timing_Location Die, и получил результат близкий к положительному, параметр Hold снизился до единиц пикосекунд, но все еще со знаком минус. Некоторые лини данных даже прошли тест. Если в опции Write Leveling учесть сгенерированную задержку по DQS, то результат моделирования получается положительный.  Стоит ли доверять DDR Batch simulation? 

 

 

1. По умолчанию определяется моделью.

2. Если в моделировании учитывается длина\задерка внутри корпуса микросхемы, а в топологическом редакторе не учитывается, то кто по вашему врет? Например в Xpedition есть спец. параметр Pin Delay\Pin Length специально для учета внутренних задержек\длин при трассировке. С другой стороны - микросхема может быть сделана так что введена компенсация разбега задержек\длин внутри корпуса. Кроме того контроллер может управлять задержками для компенсации разницы, в определенных пределах.

3. Естественно результаты будут разные когда измерения проводятся на пинах крислалла, а не на пинах корпуса микросхемы. Потому что между пином крислалла и пином корпуса есть достаточно большая длина\задержка соединения.

[Sergey Makarov 0]

Благодарю!

Все же вопрос остается для меня открытым. Проверка DDR Batch simulation для режима Read не проходит, даже если указать в модели Timing_Location Die. Не хватает буквально 20ps для надежного считывания данных, хотя задержки по всем линиям данных выровнены с точностью до 5пс в режиме Run Interactive Simulation. На что можно обратить еще внимание? ВремЕнные модели контроллера и памяти (ddr3_ctl.v и ddr3_dram.v)  взял стандартные из пакета Hyperlynx.

[fill 2]

В 04.02.2019 в 08:51, Sergey Makarov сказал:

Благодарю!

Все же вопрос остается для меня открытым. Проверка DDR Batch simulation для режима Read не проходит, даже если указать в модели Timing_Location Die. Не хватает буквально 20ps для надежного считывания данных, хотя задержки по всем линиям данных выровнены с точностью до 5пс в режиме Run Interactive Simulation. На что можно обратить еще внимание? ВремЕнные модели контроллера и памяти (ddr3_ctl.v и ddr3_dram.v)  взял стандартные из пакета Hyperlynx.

Выложите файлы IBIS с которыми проводите моделирование. А еще лучше весь проект в HL с моделями и вашими настройками.

[Sergey Makarov 0]

Модель платы с  во вложении. Надеюсь поможет разобраться.

v2.1_1.rar