Jump to content

    

Профессия RTL Designer не имеет будущего?

des00, да мы шутили уже на эту тему.

31 страницу нашутили.

устарело.

Шутки шутками, но как достану сей софт попробую комерческий модем в нем сделать %)

 

Share this post


Link to post
Share on other sites

В связи с появлением Vivado HLS (бесплатная лицензия на 30 дней), подниму тему - можно обсудить методологию и тп.

Изучаю Си --> Верилог. Что успел заметить. Си-функция в Vivado HLS не должна иметь внутри бесконечный цикл, тк в стандартном Си отсутствует понятие множественных точек входа-выхода в/из функции (не знаю, как в SystemC ?). Поэтому нужно изгаляться, чтобы описать на Си FSM и тп алгоритмы, например:

module tst(
  output reg [3:0] q=0,
  input clk
);
always    begin
    while(q<9) 
        @(posedge clk) q<=q+1;
    while(q>1) 
        @(posedge clk) q<=q-1;    
end
endmodule

Edited by Leka

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this