[MAZZI 0]

Коллеги, начинаю изучать Lattice, проконсультируйте

1) Если как я понимаю ispLEVER - это подобие Xilinx ISE, а что у них есть подобно Xilinx Chipscope? чтобы непосредственно иметь анализатор в ПЛИС.

2) Где есть сравнительные таблицы ПЛИС Lattice и Xilinx? Хорошо бы найти информацию по ПЛИС Lattice подобно Xilinx Virtex 2 Pro.

3) Какая есть литература по Lattice на русском?

 

Заранее благодарен.

[Builder 0]

Коллеги, начинаю изучать Lattice, проконсультируйте

2) Где есть сравнительные таблицы ПЛИС Lattice и Xilinx? Хорошо бы найти информацию по ПЛИС Lattice подобно Xilinx Virtex 2 Pro.

Тоже присматриваюсь в Lattice. По этому пункту покапайтесь у них на сайте, там гдето были презентации по некотрым семействам, где они доходчиво показывали основные свойства. Да и сами даташиты смотрите.

[yes 5]

Коллеги, начинаю изучать Lattice, проконсультируйте

1) Если как я понимаю ispLEVER - это подобие Xilinx ISE, а что у них есть подобно Xilinx Chipscope? чтобы непосредственно иметь анализатор в ПЛИС.

2) Где есть сравнительные таблицы ПЛИС Lattice и Xilinx? Хорошо бы найти информацию по ПЛИС Lattice подобно Xilinx Virtex 2 Pro.

3) Какая есть литература по Lattice на русском?

 

Заранее благодарен.

 

1) REVEAL

по моему, сильно похоже на чипскоп из ISE 8 (более нового чипскопа я не видел), ну а так без разницы - что сигналтап, что чипскоп, что этот ривиал

 

2) такие таблицы бред

по оверол параметрам ксайлинс дешевле и больше,

по дополнительным бонусам - типа встроенной флаш или скоросным приемопередатчикам аналогов у латтиса нету

 

мои дизайны насыщены триггерами, а так как в латтисах часть ЛЭ не имеет тригера, а М-слайсами может работать малая часть (меньше 1/4) ячеек, то для меня плотность латтисовских (ХР2 ЕСР2) меньше, чем у ксайлинса (S3) за те же деньги

 

3) ХЗ, думаю никакой, но даже если есть - не стал бы рекомендовать

у латтиса большой + это открытость документации - все протоколы, все биты, все файлы, с которыми пользователь имеет/может иметь дело задокументированы

ну и вообще они открыты - свой софтпроцессор (Mico32) дают в исходниках вотличие от альтер/ксайлинсов

 

-------------

 

ну и латтисы окучивают не ту нишу, что VIIpro (хотя кристалл уже морально устарел и современный лоу-энд ПЛИС может его и превзойти) - это конкурент спартанов

 

у них есть семейство SC (типа хай-энд) - но у меня сложилось впечатление, что это для оем-щиков и т.п. оптовых покупателей, который свой кусок АЗИКа могут заказать на этом SC. ну и в любом случае оно послабее современных виртексов стратиксов

[Builder 0]

ну и вообще они открыты - свой софтпроцессор (Mico32) дают в исходниках вотличие от альтер/ксайлинсов

А Вы их не использовали? Где-то видел информацию, что они их разрешают на других платформах использовать, типа на альтеру или ксалинкс перенести. Не нашёл ещё где это у них на сайте написано (видимо нужно лицензию внимательнее капнуть).

Если так, как быть с отладкой, есть возможность на той-же альтере иметь джитак отладку Mico32?

[serebr 0]

Насколько я успел понять, Lattice видит свою рыночную нишу в сочетании недорогих (и не навороченных) чипов с предложением развитых интерфейсных возможностей. Один пример: чип с аппаратной поддержкой PCI Express SerDes на 4 линии и одновременно интерфейсом DDR2-533 DIMM с шиной данных 64/72 бита у Lattice стоит менее $200, корпус BGA-672. Попытка найти похожий чип на x4 PCIe и DDR2 DIMM у Altera или Xilinx даёт цифру около $400 за чип.

Документация у них - ужасная, если сравнивать её с даташитами у Xilinx, например. Доходит до того, что некоторые выводы базовых элементов IPExpress (аналог CoreGen) не описаны вообще.

Поддержка через сайт Lattice практически нулевая.

[SM 0]

Поддержка через сайт Lattice практически нулевая.

Не сказал бы. И форум там на сайте живой, и е-мейл поддержка через местных дистрибьютеров тоже живая. Против поддержки альтеры (ответят сразу, быстро, но не о том и не то) - латис просто идеал.

[serebr 0]

Не сказал бы. И форум там на сайте живой, и е-мейл поддержка через местных дистрибьютеров тоже живая. Против поддержки альтеры (ответят сразу, быстро, но не о том и не то) - латис просто идеал.

Про альтеру не знаю, давно с ними не работал, а про поддержку от Lattice - вот мой вопрос на их форуме, датированный 6 октября этого года: http://www.latticesemi.com/forums/forum/me...p;enterthread=y

Сколько нужно ещё ждать, чтобы от Lattice на мой вопрос хоть один какой-никакой завалящий инженер поддержки ответил? :cranky:

[SM 0]

Хм. Ну значит мне везло. Правда я общался почтой.

 

А вообще - уже в третий проект ставлю Lattice. Микросхемы нравятся, поддержка нравится, поставки (пока) нравятся. А вот среда разработки оставляет желать лучшего. Против квартуса - детская поделка. Хотя сами алгоритмы PAR вроде как вполне на уровне, не хуже но и не лучше. А вот с xilinx так и не удалось вживую познакомится. Только теоретические изыскания в процессе выбора микрухи, которые всегда кончались в пользу альтеры, а теперь и латиса.

[yes 5]

А Вы их не использовали? Где-то видел информацию, что они их разрешают на других платформах использовать, типа на альтеру или ксалинкс перенести. Не нашёл ещё где это у них на сайте написано (видимо нужно лицензию внимательнее капнуть).

Если так, как быть с отладкой, есть возможность на той-же альтере иметь джитак отладку Mico32?

 

нет, только баловался с латтисами (с дев. бордой), а в продуктах не было смысла разворачивать процессорную систему

чтобы перенести на другую ПЛИС там надо подправить блоки памяти, но вроде кто-то на этом форуме такое делал

 

по-поводу отладки сторонним тулом - могу предложить свои домыслы - для gdb написать поддержку нужно, а дальше прикрутить хоть чистый эклипс, хоть ниосовский - они все к gdb серверу конектятся

возможно это и описано где-то

по крайней мере большую часть своих протоколов они дают - ispVM embedded

 

да, документация организована неудобно - сильно рекомендую посмотреть документы в инстоляционной директории - их на сайте нет (не нашел)

[AlexZabr 0]

В далеком прошлом пробовал работать с Альтерой, затем года 2 тому пытался возобновить - поддержка оказалась отвартительная, даже открытым тексом посылали ибо они настроены только на крупных клиентов, (сотни/тысячи чипов), мелкие для них - никто. Тогда для себя решил забить на Альтеру.

Работаю с Латисом - их мейловая поддежка - очень эффективна, не раз позылал проблемы, всегда помогали быстро, ответ в течении суток, максимум 2ух. Их форум иногда действительно тормозит в плане ответов, но иногда и эффективен, как получиться, но лучше всего - мейлом.

Пока не крупный спец. в FPGAях, но пока их чиоы вполне удовлетворяли, и по ценам тоже.

С документацией пока проблем на было.

[serebr 0]

Работаю с Латисом - их мейловая поддежка - очень эффективна, не раз позылал проблемы, всегда помогали быстро, ответ в течении суток, максимум 2ух. Их форум иногда действительно тормозит в плане ответов, но иногда и эффективен, как получиться, но лучше всего - мейлом.

Пока не крупный спец. в FPGAях, но пока их чиоы вполне удовлетворяли, и по ценам тоже.

С документацией пока проблем на было.

Спасибо за подсказку, попробую написать им свой вопрос по почте. Тогда бы они хоть сообщали что-ли, что на форуме ответа от службы поддержки можно и не дождаться.

[o_khavin 0]

Поделюсь своими впечатлениями.

Года полтора-два назад они (представители Lattice-а) предложили нам портировать наш IP на их мега-чип ECP2M, который "так же крут как Xilinx, но дешевле". Дали пару плат с PCIe и памятью (не помню как они точно назывались). Плюсом было то, что в платах работал некий стартовый дизайн прямо из коробки (вроде это был loopback через PCIe и память). Минусом и большим шоком (после Xilinx-а) стала их среда разработки, но к этому я постепенно привык. Вот к чему я не смог привыкнуть, так это к полному отсутствию описания примитивов (ну вот люблю я оптимизировать узкие места путём вставки примитивов в код). Вся информация о них сводилась к предложению запустить очередной колдун, поставить в нём галки и добавить очередной сгенерённый верилог-файл в проект. Доходило до смешного: приходилось заниматься back-инженеренгом их моделей чтобы выяснить как инициализировать блочную память через INIT-ы или как задать таблицу истиности LUT-а. Супорт на это дело не отвечал... никак. В процессе выяснилось, что архитектура не "так же крута как Xilinx" - проект занимал на 30-40% больше, чем в сопоставимом Xilinx-е. Кроме того PCIe был практически весь реализован на логике (а не в hard IP) занимал около 20% чипа и у него хронически не сходился тайминг. В итоге (после полугода плясок с бубном) проект был собран, но он занимал в чипе где-то 95% и их PAR был не в состоянии это переварить. Когда мы сообщили об этом Lattice-у нас уведомили о прекращении сотрудничества и попросили вернуть платы.

Я заархивировал проект с чувством глубокого облегчения. :)

[serebr 0]

Кроме того PCIe был практически весь реализован на логике (а не в hard IP) занимал около 20% чипа и у него хронически не сходился тайминг.

Случайно не запомнили, какой speed grade был у чипа на вашей evaluation board? 6 или 7? Мне предстоит делать х4 PCIe на ECP2M, так что интерес не праздный.

[SM 0]

Случайно не запомнили, какой speed grade был у чипа на вашей evaluation board? 6 или 7?

 

И вдогонку, какой был синтезатор. Дело в том, что если Precision - то после него никогда времянки не сходятся из-за слишком оптимистичной оценки самим синтезатором, и уменьшить этот оптимизм средств нету. В отличие от Synplify, где все ОК.

[o_khavin 0]

serebr

На тул уже лицензия кончилась, но вот кусок lct-файла:

[Device]

Family =ep5m00;

PartNumber =LFE2M50E-5F672C;

Package =FPBGA672;

PartType =LFE2M50E;

Speed =-5;

Operating_condition =COM;

Status =Production;

 

SM

а это Вам:

Synthesis =Synplify