Jump to content

    
Sign in to follow this  
AlexBel

NIOS для начинающих

Recommended Posts

Думал что не так тайменги выставил в ддрКонтроллере, но когда всё в ончип - работает же. на ночь оставлял тест ддр - ни одного сбоя. А под дебагом грузится в ддр - не работает. Куда копать? Есть смысл ковырять тайменги в контроллере ддр? Или фазу ддр клоков подвигать? И что может быть за глюк?

очень смахивает на тайминги. хотя по идее там все автоматом, м.б. пути к констрейнам не указаны? в аттаче пример для c3 starter kit

nios_starter_11.7z

Share this post


Link to post
Share on other sites

Не получается в Qsys добавить контроллер SRAM. А в SOPC всё получилось и работает. В Qsys делаю всё по аналогии. получаю ошибки, см рис.

Run SOPC Builder to update Qsys
Это как? Запустил я SOPC Builder. Ни чего не обновилось. Может нужно в билдере открыть файл созданный в qsys-e? Но как? там разные расширения, я так понимаю что разные форматы.

 

Потом должен быть в tri_state_bridge ещё какой-то ресет. А это что за ресет? А этот мост не сам создал, взял готовый из библиотек. Там нет ресета. Почему Qsys просит ресет?

post-49045-1314703186_thumb.png

Edited by juvf

Share this post


Link to post
Share on other sites

2 juvf

не пробовали AVALON компонент использовать вместо мостов?

В приложении моё чЮдо, использую правда в SOPC, но проблем не было :laughing:

sram_top.7z

Share this post


Link to post
Share on other sites

Там не

Run SOPC Builder to update Qsys

а

 

Run SOPC Builder to Qsys upgrade

 

Это такая кнопочка во вкладке System (если не ошибаюсь).

Вы собрали старый тристэйт, в qsys он из других компонентов состоит.

 

А кстати! чего там со тристэйт бриджом намутили? Теперь он из трех компонентов варится. :wacko:

 

Share this post


Link to post
Share on other sites
Это такая кнопочка во вкладке System (если не ошибаюсь).

Спасибо. Не сразу и поймёшь что это такая кнопка в Qsys-e.

 

А кстати! чего там со тристэйт бриджом намутили? Теперь он из трех компонентов варится. wacko.gif
Действительно намутили.

 

 

Share this post


Link to post
Share on other sites

В Qsys добавил контроллер SPI мастер. Указал кол-во SS = 2. Генерирую процессор. На выходе получаю процессор у которого выводы описаны как

input  wire        MISO_to_the_spi_ADF4350,           //          spi_ADF4350_external.MISO
        output wire        MOSI_from_the_spi_ADF4350,         //                              .MOSI
        output wire        SCLK_from_the_spi_ADF4350,         //                              .SCLK
        output wire        SS_n_from_the_spi_ADF4350,         //                              .SS_n

 

вместо

input  wire        MISO_to_the_spi_ADF4350,           //          spi_ADF4350_external.MISO
        output wire        MOSI_from_the_spi_ADF4350,         //                              .MOSI
        output wire        SCLK_from_the_spi_ADF4350,         //                              .SCLK
        output wire        [1:0]SS_n_from_the_spi_ADF4350,         //                              .SS_n

 

Почему всего 1 чипселект? Бага в квартусе или в кусысе? Или у меня руки кривые?

post-49045-1314874048_thumb.png

Share this post


Link to post
Share on other sites

Здравствуйте! Нужен пример работы Nios с бесконтроллерным TFT экраном (RGB24, VSYNC, HSYNC, DCLK) , фрейм буфером на SDRAM. Может кто кинет проектом? Все альтеровские примеры (для платы NEEK) используют SGDMA в связке с DDR. По нескольким причинам есть желание применить SDRAM.

Share this post


Link to post
Share on other sites
Все альтеровские примеры (для платы NEEK) используют SGDMA в связке с DDR. По нескольким причинам есть желание применить SDRAM.

поменяйте в примере ddr на sdr. это по сути единственное изменение. разве что констрейны для sdram придется писать руками (для ddr их генерит визард)

Share this post


Link to post
Share on other sites
поменяйте в примере ddr на sdr. это по сути единственное изменение. разве что констрейны для sdram придется писать руками (для ddr их генерит визард)

Почитал Embedded Peripherals IP Users Guide там PLL-кой предлагается фазу сигнала тактирования SDRAM сдвигать. Это оно?

Share this post


Link to post
Share on other sites

Ширина шины данных SDRAM имеет значение (если я просто поменяю контроллер в сопце на SDR)? У меня данные 8 бит, адрес 12 бит. (HY57V28820H)

Share this post


Link to post
Share on other sites

Внутри системы sopc-builder автоматически все преобразования шин сделает, либо намекнет о необходимости установки адаптера. внешние соединения - ручками

Share this post


Link to post
Share on other sites

поставил Video Sync Generator, подключил к нему Test Pattern Generator - на выходе Video Sync (Hsync, Vsync, DataValid) - тишина...

Video Sync Generator надо из программы стартовать как-то еще?

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this