Jump to content

    
Sign in to follow this  
crazybrake

переразвести платы на соответствие требованиям CE

Recommended Posts

предыстория.

есть проект некоего относительно портативного устройства, состоящего из двух плат (дочка и мать, 8 и 4 слоя). всё бы хорошо, но тесты на устойчивость к электростатике устройство не прошло. а нужна сертификация по CE.

наши ребята сделали разводку заново, с учётом рекомендаций по защите от ESD (как им казалось, правильно). стало лучше, но ненамного. раньше выбивало при подаче разряда на экран любого внешнего разъёма, теперь -- только на некоторых. в логику проходит помеха, вызывающая сброс/зависание некоторых подсистем. разряд 3-5кВ.

 

задача.

сделать правильную разводку плат на основе готового проекта с учётом требований по защите от ESD. в крайнем случае, получить толковые предметные рекомендации.

 

цена вопроса

как говорится, рассмотрим ваши предложения. естественно, хотелось бы работать с человеком, у которого есть опыт таких разработок.

 

доп.информация

устройство небольшое (примерно такое: ссылка). питание как от внешнего источника, так и от батарей. корпус пластиковый, внутри металлизированный. проект сделан в mentor'е.

Share this post


Link to post
Share on other sites

А может быть дело в схеме, а не в плате? Если на пробой идёт через интерфейс, то для интерфейса надо использовать драйверы с ESD 15kV ИМХО. Так ли оно?

Edited by zltigo
Бездумное цитирование

Share this post


Link to post
Share on other sites

Для анализа причины сбоя работы устройства при подаче разряда 5кВ необходимо в первую очередь проанализировать схемотехнику, а затем уже решать на каком уровне данную проблему устранять. Путем добавления доп. компонент по цепям внешних интерфейсов либо PCB.

Share this post


Link to post
Share on other sites
необходимо в первую очередь проанализировать схемотехнику, а затем уже решать на каком уровне данную проблему устранять.

возьмётесь? что в этом случае от нас потребуется?

url на pdf-ки со схемами и платами, при необходимости, дадим.

сколько времени займёт процесс?

Share this post


Link to post
Share on other sites
возьмётесь? что в этом случае от нас потребуется?

url на pdf-ки со схемами и платами, при необходимости, дадим.

сколько времени займёт процесс?

У меня вопросик в тему. Разве обязательно, чтобы импульсы 100% не проходили в схему. Возможно правильнее сделать так, чтобы схема без проблем поднималась после разряда. А не зависала намертво. В природе ведь необязательно 3..5 кВ, вдруг шарахнет 5.5, и схема все равно подвиснет.

Если не затруднит внешние слои и схему в личку дайте ссылки.

Edited by baken

Share this post


Link to post
Share on other sites
У меня вопросик в тему. Разве обязательно, чтобы импульсы 100% не проходили в схему. Возможно правильнее сделать так, чтобы схема без проблем поднималась после разряда.

мы думаем над программным способом решения проблемы. зависает не вся схема. центральный MCU шуршит как миленький. а вот периферия...

и, если по-хорошему, импульс не должен доходить до логики (там, в частности, слетает прошивка fpga).

 

ps. ссылки ушли в личку.

Share this post


Link to post
Share on other sites
мы думаем над программным способом решения проблемы. зависает не вся схема. центральный MCU шуршит как миленький. а вот периферия...

и, если по-хорошему, импульс не должен доходить до логики (там, в частности, слетает прошивка fpga).

 

ps. ссылки ушли в личку.

 

Решается не только платой , а и схемотехникой. Под совместимость устройство специально проектируется. Вообще малой кровью здесь не отдеться - придется перу тройку раз переразводить и деталько довставлять или что то менять. Программно можно долизать и повысить живучесть,но не спасти положение.

Share this post


Link to post
Share on other sites
мы думаем над программным способом решения проблемы. зависает не вся схема. центральный MCU шуршит как миленький. а вот периферия...

и, если по-хорошему, импульс не должен доходить до логики (там, в частности, слетает прошивка fpga).

 

ps. ссылки ушли в личку.

 

Вы всё время пытаетесь уйти от схемотехники в ту или другую сторону, ИМХО. То плата у Вас виновата, теперь FPGA. то, что слетает её прошивка - лишь следствие, и, возможно, не единственное. :1111493779: Рассмотрите вариант применения интерфейсов ESD 15kV c гальванической развязкой, раз имеете дело с комбинированным питанием прибора, заодно от утечек уйдёте! :01: И ещё, кроме Вас эту проблему никто не решит, помочь могут только наши советы. :maniac:

Share this post


Link to post
Share on other sites
Guest orthodox

Случалось готовить изделие на сертификацию и с не сильно защищенной схемотехникой.

от концепции защиты зависит.

Тем более, не только статика ведь потребуется.

Что-то плохо верится, что оно от разряда одиночного глючит, а от пачек наносекундных будет нормально работать.

Хотя да, в пластике оно обычно неплохо ведет себя на наносекундах, что и обманывает...

Короче, все нормально себя может вести, если видишь путь помехи.

 

Корпуса разъемов на земле, кстати, не препятствие - камни кидать не стоит. Решаемо и это.

 

Единственное, перетрассировка на самом деле потребуется, факт. И в зависимости от числа внешних подключений затраты на компоненты могут вырасти на несколько баксов... Сапрессоры там, то да се...

 

Требования-то мягкие, до 3 - 5 кV статики - не Бог весть что. По микро и наносекундам, вероятно, вообще 1 kV? в SMA корпусе сапрессоры подойдут...габариты не пострадают...

 

Короче, взяться едва ли смогу, загружен очень, да и дороговаты мои услуги ....

Но проконсультировать можно или Вас или того, кто будет трассировку делать.

К примеру, просто по скайпу поболтать, глядишь и будет польза...

Share this post


Link to post
Share on other sites
по-моему, YIG прав.

 

Конечно прав. Даже разрабатывая с прицелом под электромагнитную совместимость приходится целый комплекс мер принимать. Ну и плата тоже соответственно развуодится не абы как:)

Share this post


Link to post
Share on other sites
Решается не только платой , а и схемотехникой.

наверное, мне стоило вставить "и": мы думаем и над программным способом решения проблемы ;)

 

 

+1

Судя по фотографиям корпуса разъемов сидят на общей земле

это первый вариант. в новой версии уже на защитной земле. и не только это было сделано. но не помогло. что-то упустили. вот и ищем специалиста, который сталкивался с такой проблемой.

Share this post


Link to post
Share on other sites

Заглянул в фотки устройств. По своему опыту: несмотря на то, что, скажем, материнки в компах примерно так и выглядят, мы свои устройства так никогда не делаем. Даже, если оно полностью гальванически развязано от внешнего мира, тАкие длинные провода к альтере погубят всю работу. Лизать надо каждый провод- нужен он и если да, то КАК нужен и что будет, если по нему прибежит в гости помеха и с каждым проводом работать индивидуально.

Share this post


Link to post
Share on other sites
Guest orthodox
наверное, мне стоило вставить "и": мы думаем и над программным способом решения проблемы ;)

Вытекает из аппаратного - сначала помеху доводят до логических уровней, в некоторых случаях не получается и не может получаться ее полностью отрубить, потом уже программно обрабатывают... Наоборот не получится, наверное. Хотя используя ЖКИ индикаторы , иногда приходится и так (заново инициализировать их) - лишь бы не горело при помехе необратимо... потому что туда не вмешаешься...

 

 

 

это первый вариант. в новой версии уже на защитной земле. и не только это было сделано. но не помогло. что-то упустили. вот и ищем специалиста, который сталкивался с такой проблемой.

 

Защитная земля могла быть не слишком низкоомной. Или слишком узкой. Не обязательно ей иметь более одной точки подключения, чтобы при этом она гадила. Бывает, нужно не одну защитную землю, а две - это я делал, когда проходили по максимуму, >>4 KV импульсы и >16 kV статика. Мне пришлось ограничивать защитную землю в три квадрата (отношение длины к ширине). Иначе индуктивность уж очень мешала.

 

Кроме того, помеха не только в землю уходит, весь путь рассмотреть надо бы , и какие токи вызовут на каких участках цепи какие напряжения. 2 nH на миллиметр длины - это очень много...если нет возможности делать путь коротким, то хотя бы делать его широким.

 

В общем, какой бы ни была нежной основная схема - до нее просто не должна доходить помеха. Этап доведения самой схемы до ума лучше бы в последнюю очередь делать - потому что пока она паршиво разведена, это дополнительный индикатор ваших противопомеховых мер.

За исключением полувисячих входов и другой явной лажи, конечно. Надеюсь, этого у Вас там нету.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this