Перейти к содержанию
    

вопрос начинающего прошу не ругать.

Хочу немного разобраться с плис, достал некоторую литературу по плис от "atlera", к сожалению не смог найти на русском

для cyclon 3 "ep3c5e", сейчас читаю. С плис не когда не сталкивался, поэтому возникло несколько вопросов, если не затруднит, подскажите.

Такой вопрос где то встречал на форуме но ответа там не было, Какой порядок подачи питания , логика pll входа выхода?

Для чего нужен PLL(фапч) ? Когда проектируется устройство на плис, подключение дисплея, памяти осуществляется к любым

портам ввода/вывода или как например у микроконтроллеров , шим порт1... spi порт 2... ? Какие элементы могут быть в плис ,

триггеры, или не, или какой то один элемент из которого собираются нужные элементы в зависимости от конфигурирования ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Moderator:

Правила форума настоятельно рекомендуют создавать осмысленные названия тем.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для начала, ПЛИСы бывают 2-х типов. FPGA и CPLD.

 

FPGA (field programmable gate array) - это поле программируемых логических вентилей. Универсальная штука, рекомендуется при большом количестве триггеров и памяти в проекте.

CPLD - набор макроячеек, которые состоят из логического терма и триггера (ов). Меньшее потребление, меньшая стоимость, но ограничения на количество триггеров.

 

Ноги можно назначать любые (кроме зарезервированных для нужд конфигурации и т.д).

 

PLL - это узел ФАПЧ для генерации внутренних клоков, отличных от внешних (обычно кратных)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

PLL - это узел ФАПЧ для генерации внутренних клоков, отличных от внешних (обычно кратных)

Так понимаю ,если например нужно плис вырабатывать разные клоки, большой частоты чем входная частота,

а как узнать во сколько раз частота фапч будет больше ?, входную частоту тоже подавать на любую ногу(кроме зарезервированых),

а в программе этот сигнал направляется на фапч?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Так понимаю ,если например нужно плис вырабатывать разные клоки, большой частоты чем входная частота,

а как узнать во сколько раз частота фапч будет больше ?,

Во сколько вам надо, во столько и будет. PLL умеют умножать частоту на дробные коэфициенты. Более подробно надо смотреть в DS на конкретную FPGA (они разные и PLL у них разные)

входную частоту тоже подавать на любую ногу(кроме зарезервированых),
Обычно нет. Для подвода клоков (а тем более к PLL) обычно резервируются специальные ноги, опять же смотри DS на конкретный камень - они бывают разные

а в программе этот сигнал направляется на фапч?
Так же стоит забыть понятие 'программа', применительно к FPGA. HDL выглядят очень похожими на обычные языки програмирования, но все же это языки описания АППАРАТУРЫ и методика написания на них ОТЛИЧАЕТСЯ от С. Кстати, это обычно первая грабля, по которой табунами ходят разработчики, пришедшие с МК :rolleyes:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Вот рисунок микросхемы ep3c5 у нее ног с обозначением CLK 11 штук. Для чего они обычно используются, с остальными вроде понятно.?

post-27923-1242663217_thumb.jpg

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для заведения клоков, вестимо :rolleyes: Если вам столько не нужно, можно заводить меньше

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Понятно, еще не совсем понятно, для логике ведь должно быть какое ограничение например 100тригеров, 50счетчиков 70логических или.

Где то это должно быть написано, нашел только количество общее 10000 - 25000

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

При компиляции проекта, тебе напишут сколько ячеек из 10000-25000 было использовано.

 

Вот рисунок микросхемы ep3c5 у нее ног с обозначением CLK 11 штук. Для чего они обычно используются, с остальными вроде понятно.?

 

CLK входы отличаются от других только тем, что они "заточены" под тактовый сигнал. То есть время распространения клока через них намного меньше чем через обычные входы.

Таким образом тактовый сигнал можно заводить через любой логический вывод, но при этом параметры задержки будут намного хуже.

 

Еще CLK можно использовать как обычный вход, если не хватает стандартных ног.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...