Перейти к содержанию
    

Ошибки фиттера ISE 10.1 при компиляции проекта контроллера DDR-памяти

Имеется плата с плисиной Xilinx Spartan-3 XC3S1000-4FG676 и 2-мя микросхемами DDR-памяти Micron MT46V32M16 (16-битные). В CoreGenerator с помощью MIG (Memory Interface Generator) была синтезирована корка 32-битного контроллера DDR-памяти. Одно "но" - плата разводилась раньше, чем мы осовоили ISE, и пины адресов/управления/данных на спартанчике были выбраны не в соответствии с рекомендациями MIG, а так, чтобы обеспечить одинаковую длину дорожек до микросхемы памяти. И вот плачевный результат - при компиляции ISE 10.1 SP3 на этапе Implement Design выдаёт 2 ошибки такого вида:

 

ERROR:Place:17 - The placement constraints of the IOBs cntrl0_ddr_dq<12> and cntrl0_ddr_a<2> makes this design

unroutable due to a physical routing limitation. This device has a shared routing resource connecting the ICLK and

OTCLK pins on pairs of IOBs. This restriction means that these pairs of pins must be driven by the same signal or

one of the signals will be unroutable. Before continuing please remove the placement constraints or move one of

these IOBs to a new location.

 

Я так понял - на одной дифференциальной паре имеются "разнородные" сигналы (адрес и данные), и фиттер не может сделать такую разводку.

 

Что делать в такой ситуации? Плату всё равно будем переразводить, как временный выход синтезировал 8-битный контроллер вместо 32-битного, но терять 3/4 памяти всё равно не хочется.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Скорее всего, у вас сигналы адреса и данных оказались на одной дифф. паре. Адрес использует свою тактовую (например, CLK0), а данные передаются по двум фронтам другой тактовой (например, CLK90). Получается слишком много тактовых частот на одну дифференциальную пару, и ресурсов разводки Спартана не хватает. Следите, чтобы данные не попадали на дифф. пары вместе с сигналами адресов, команд и т.д.

 

В вашем случае можно попробовать подключить конфликтные биты адреса к тактовой для данных. Мы так делали, на частоте 160 МГц работало.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Читайте Appendix B в ug086, там указано какие изменения нужно внести в ucf в случае, если назначение пинов отлично от ucf сгенерированного mig -ом.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...