[Dec_NN 0]

Уважаемые специалисты, направьте на правильный путь, а то что то я совсем запутался.

 

Есть задача передать 3 (в крайнем случае 2) потока E1 по оптике.

 

Сначала я хотел решить данную задачу путем "упаковывания" 3-х потоков Е1 в один поток Е3 (с применением какого-либо аппаратного трансивера Е3) и затем включению данного трансивера в режим CMI и подключения к оптическому SFP модулю. Но начав просматривать трансиверы E3 (Dallas, Exar и т.д.) обнаружил, что они не поддерживают работу с линейным кодированием CMI, хотя практически все E1 трансиверы его поддерживают.

Получется нужно самостоятельно реализовывать CMI кодер\декодер и подключать его к E3 фреймеру. Сам CMI кодек я думаю не так уж и сложен, но подозревают возникнут сложности с выделением тактового сигнала из принятого CMI кода, т.к. никогда с такими вещами не сталкивался.

 

Собственно вопросы:

 

1. Я плохо искал E3 трансиверы? Если кто сталкивался с образцами которые бы мне подошли, дайте знать. И вообще почему они так обделены в плане прямого подключения к оптическим каналам.

2. Существуют ли еще какие нибудь способы решения моей задачи?

3. Очень приветствуются ссылки на реализацию выделения синхросигнала из CMI кода.

 

Заранее спасибо.

[Vladimir_J 0]

Доброе время суток!!!

Скажите пожалуйство, а зачем Вам Е3 поток - насколько я знаю Е3 поток это 4*Е2 :)

Если что то и упаковывать то легще всего в Е2 = 4*Е1.

 

По поводу решение данной задачи, то Вам всего удобнее взять ПЛИС на котором и реализовать всю эту "маму" либо поискать готовое решение в одном корпусе у того же Intel, DS, Infinion .....

 

Когда я свой кросс-коммутатор делал - поставил ПЛИС, на которой все это было и реализованно :)

 

С Уважением, Владимир.

и Удачи Вам в Ваших делах :)

[Dec_NN 0]

Доброе время суток!!!

Скажите пожалуйство, а зачем Вам Е3 поток - насколько я знаю Е3 поток это 4*Е2 :)

Если что то и упаковывать то легще всего в Е2 = 4*Е1.

 

Согласен. Но аппаратных трансиверов Е2 я что-то не нашел совсем, у всех известных мне производителей имеются линейки только E1 и E3.

[PavelTs 0]

Согласен. Но аппаратных трансиверов Е2 я что-то не нашел совсем, у всех известных мне производителей имеются линейки только E1 и E3.

День добрый!

Вы с ПЛИСами дружите или нет? Если да, то я могу подсказать ОЧЕНЬ дешевое решение. 4Е1 упаковываются на раз. Но нужен ПЛИС и немного голову поломать, но очень немного. на сколько немного, подскажу ;)

Изменено 16 января, 2009 пользователем PavelTs

[Dec_NN 0]

День добрый!

Вы с ПЛИСами дружите или нет? Если да, то я могу подсказать ОЧЕНЬ дешевое решение. 4Е1 упаковываются на раз. Но нужен ПЛИС и немного голову поломать, но очень немного. на сколько немного, подскажу ;)

 

Добрый день.

 

Дружу, но не профи. Сейчас как раз занимаюсь тем о чем Вы написали. Буду рад подсказке ;)

[PavelTs 0]

Добрый день.

 

Дружу, но не профи. Сейчас как раз занимаюсь тем о чем Вы написали. Буду рад подсказке ;)

Если все еще актуально, то попробуйте применить практически любой Phy для Fast Ethernet в режиме 100Base-FX, т.е. в оптической реализации. На выходе у вас будут 4 линии данных, сигнал RxDV (кадровый строб) и тактовый сигнал 25 Мгц. Для RxDV есть естественные ограничения - MAX длина активного состояния примерно 3000 тактов (1500 кбайт), MIN интервал неативного состояния 20 тактов (10 байт). Поэтому надо сделать в ПЛИС буферы для передачи и приема, некоторую реализацию стаффингования и борьбу с джиттером. Вот и все. Борьбу с джиттером можно возложить на Phy G703 от Cortina или Infineon.

Мне кажется, что уже выдал много идей :) Боритесь! Дорогу осилит идущий!

[Dec_NN 0]

Если все еще актуально, то попробуйте применить практически любой Phy для Fast Ethernet в режиме 100Base-FX, т.е. в оптической реализации. На выходе у вас будут 4 линии данных, сигнал RxDV (кадровый строб) и тактовый сигнал 25 Мгц. Для RxDV есть естественные ограничения - MAX длина активного состояния примерно 3000 тактов (1500 кбайт), MIN интервал неативного состояния 20 тактов (10 байт). Поэтому надо сделать в ПЛИС буферы для передачи и приема, некоторую реализацию стаффингования и борьбу с джиттером. Вот и все. Борьбу с джиттером можно возложить на Phy G703 от Cortina или Infineon.

Мне кажется, что уже выдал много идей :) Боритесь! Дорогу осилит идущий!

 

Спасибо. Заложился на собственную реализацию. Уже написал в ПЛИС фреймер/дефреймер по частям, потом думаю все это пустить через PECL драйвер на оптотрансивер. Пока все планируется делать без джитеродавки.

Если ничего не получиться подумаю над вашим вариантом

[cdg 0]

Спасибо. Заложился на собственную реализацию. Уже написал в ПЛИС фреймер/дефреймер по частям, потом думаю все это пустить через PECL драйвер на оптотрансивер. Пока все планируется делать без джитеродавки.

Если ничего не получиться подумаю над вашим вариантом

Чтобы ничего не выдумывать, берите и читайте стандарт Е2 G742, делайте так как там написано, DPLL сделаете в той-же ПЛИС имея частоту раз в 8 большую частоты передачи. Для посмотреть lxt6234 - от Level One (правоприемник Cortina Systems) lxt332 - подавитель джиттера очень хорошо описан, остается только повторить. В свое время (лет 7 назад) пошел по этому пути, все работало и продавалось :)

[Dec_NN 0]

Чтобы ничего не выдумывать, берите и читайте стандарт Е2 G742, делайте так как там написано,

 

Примерно так и делаю, только повыбрасывал "лишнюю" требуху :)

 

DPLL сделаете в той-же ПЛИС имея частоту раз в 8 большую частоты передачи.

 

Вы имеете ввиду выделение частоты из сигнала? У меня данное выделение сейчас сделано на сдвиговых регистрах с использованием увосьмеренной частоты, уж не знаю можно ли это назвать DPLL.

 

В симуляторе все работает, на реальной схеме еще не проверялось.

[cdg 0]

Вы имеете ввиду выделение частоты из сигнала? У меня данное выделение сейчас сделано на сдвиговых регистрах с использованием увосьмеренной частоты, уж не знаю можно ли это назвать DPLL. В симуляторе все работает, на реальной схеме еще не проверялось.

Это и есть Clock Recovery System на основе DPLL(Digital Phaze Loced Loop) :), а так все правильно, на счет подавления джиттера смотрите микросхему lxt332, делал как там, все просто, после модификации - расширения глубины FIFO получил частоту среза канала передачи по джиттеру не хуже 0.05Гц (оптимум между джиттером и вандером системы в районе 0.1Гц), измерялось в ЛОНИИС, так что результам можно вполне доверять. Успехов.