Jump to content

    

Нужные ли резисторы на шине данных ARM7

Картинка рождена в Hyper Lynx. Все делается в Expedition PCB (Mentor)

Модель памяти бралась для M12L64322A

К сожалению есть места где поставить даже 0402 счетверенные сборки проблематично, поэтому и интересует практический опыт тех кто проделывал тоже самое....

Edited by PCBExp

Share this post


Link to post
Share on other sites
Коллеги. Сейчас делаем редизайн старого проекта на ARM7 (Samsung S34510, частота 50МГц). Устройство маленькое, места вообще нет. По совету коллег из Германии удалили из шин адреса и данных резисторы 33Ома (для экономии места). Помоделировали плату. С шиной адреса проблем нет. На шине данных, когда источник - процессор, то проблем тоже нет. Когда источник - SDRAM очень большие over и undershot-ы (см. аттач, фиолетовый - сигнал на ногах процессора). Хотелось бы понять эти выбросы помешают работе устройства или нет?

 

Господа. Огромная просьба, не пишите Ваши теоретические предположения не подкрепленные экспериментами. Интересует только практический опыт тех, кто реально делал железки и сталкивался с подобными задачами.

 

слоев на плате сколько?

на 2х слойной плате будет хорошо если вы 40МГц достигните. да и там резисторы не особо помогут.

а вот на 4х слойной уже могут быть ньюансы, у меня без резисторов на 90-133МГц работало при 133МГц

зависит от платы и типа памяти, то есть согласование шины проц-память

 

.

Share this post


Link to post
Share on other sites
К сожалению есть места где поставить даже 0402 счетверенные сборки проблематично

 

А может 0201x2 подойдут ? Размер 0.8x0.6mm. И при разводке оперировать с двойками бывает удобнее.

Share this post


Link to post
Share on other sites

Слоев у нас 6. Верхний и нижний уставлен компонентами. второй - полигон земли. 3 - дифпары и другие проводники в полигоне земли. 4 -ый немного проводниов и опять полигон земли. 5-ый полигоны питаний. основной 3.3вольта в нем маленькие полигоны остальных питаний. Основная масса данных и адресов в 1 и 6 слое и благодаря расстановке VIA на этих проводниках мало. У большинства микросхем шаг 0.5 мм. То есть сборки 0402 кладутся на эти шины без всяких раздвижек-сужений. Так что если придется рвать эти сигналы то только такими. Частота всего 50 МГц так что 133 не наш случай.

Share this post


Link to post
Share on other sites
Частота всего 50 МГц так что 133 не наш случай.

Разговор опять скатился к совершенно пустому слову "частота", Вы-же, должны были уже понять, что означенные проблемы определяются исключительно длительностью фронтов которые у Вашей элементной базы заточены на работу на частотах в том числе и 133MHz. Посему 133MHz это имено Ваш случай, даже если "частота всего 1 герц".

 

при питании 3.3В овершут до примерно 4В. Под линуксом пускал тест памяти memtester - проблем нет.

Поблемы, как здесь уже писал cioma, не исчерпываются прохождением или нет теста памяти :(. Страдает и надежнось для некоторых чипов (например для Циклонов-3) явно указывают численные уменьшения времени наработки на отказ, для многих - нет, но по любому не хорошо.

Share this post


Link to post
Share on other sites

Еще возникла идея. Если потребление DC не критично, то можно использовать параллельное терминирование (особенно если на шине более двух устройств). Тогда просто за приемником, на конце линии ставится резистор равнфй волновому сопротивлению линии. Чтобы избежать избыточного потребления можно сделать и AC-termination (резистор + конденсатор). Раз HyperLynx есть, то проверить варианты будет несложно.

 

Ну, а если гарантию больше года давать не будете да и в космос это не запускать, то можете рискнуть - возможно, количество отказов за такой относительно небольшой период не будет критичным. И ставьте SDRAM, рассчитанную не более чем на 100 MHz :) .

Share this post


Link to post
Share on other sites

Вы не в ту сторону оптимизируете- разводим шину под миниатюрные резисторные сборки (четверки обычно), но футпринт резисторов делаем с перемычкой. Берем две платы- на одной перемычки разрезаем и запаиваем резисторы, на второй- оставляем только перемычки. Делаем полный тестовый прогон (по температурам и напряжениям). Сравниваем число сбоев на двух экземплярах. Принимаем решение о выкидывании или невыкидывании резисторов из серии.

Share this post


Link to post
Share on other sites
НИГДЕ не видел, чтобы в шине данных стояли резисторы.

Жаль, сейчас нет под рукой, а я раньше не разбирался внимательно - на стартките Olimex LPC2478 есть несколько резисторов, явно добавленных в уже спроектированную плату. В тему о радиолюбительстве :biggrin:

 

Принимаем решение о выкидывании или невыкидывании резисторов из серии.

Нелогично. Если работать будет, то выкидывать резисторы никто не будет.

 

А вообще-то сейчас сам участвую в подобном радиолюбительском эксперименте. Обязательно доложу результаты.

Share this post


Link to post
Share on other sites
Слоев у нас 6. Верхний и нижний уставлен компонентами. второй - полигон земли. 3 - дифпары и другие проводники в полигоне земли. 4 -ый немного проводниов и опять полигон земли. 5-ый полигоны питаний. основной 3.3вольта в нем маленькие полигоны остальных питаний. Основная масса данных и адресов в 1 и 6 слое и благодаря расстановке VIA на этих проводниках мало. У большинства микросхем шаг 0.5 мм. То есть сборки 0402 кладутся на эти шины без всяких раздвижек-сужений. Так что если придется рвать эти сигналы то только такими. Частота всего 50 МГц так что 133 не наш случай.

 

как уже сказали ранее - вам как раз при моделировании нужно добиться фронтов нужных, указанных в даташите на чип. по идее слоев земли должно быть 2 шт, 2й и 5й слои.

то что есть питание в слоях - это хорошо, еще важен их порядок.

хотя в вашем случае это может и не проявиться. Если Вы моделировали свою плату в гиперлинксе (хотя бы) с вашими чипами - и там не добились нужных фронтов - маловероятно что в реале они появятся.

Это из личного опыта.

 

.

Share this post


Link to post
Share on other sites
по идее слоев земли должно быть 2 шт, 2й и 5й слои.

а как на шестислойке слои обычно роаскладваете ?

Share this post


Link to post
Share on other sites
а как на шестислойке слои обычно роаскладваете ?

 

1 - top

2 - gnd/vccx (mix)

3 - data buses(for top) + analog buses

4 - data buses(for bottom)

5 - gnd/vccx (mix)

6 - bottom

 

слои 3-4 некрасиво выглядят. Моделирование показало что даже когда они пересекаются, то взаимное влияние незначительное, благодаря противоположным земля/питание.

В реале нужно стараться что бы дороги на них не пересекались.

Share this post


Link to post
Share on other sites

Прочитал тему, решил тож проверить. LPC2478(60 МГц) + K4S561632E на двусторонней плате с ручной разводкой. Записывал по байтам в одну ячейку X а в следующую 255-X чтобы больше разнообразия было. После записи сразу проверка записанного и изменение X. Гонял пять часов и ни разу не обнаружилось никакого расхождения между записанными и считанными данными.Резисторов не ставил. Память эта по шиту на 166МГц, резкие фронты должны быть. Расстояние от проца до память 2 см плюс проц в LQFP шириной в 3см.

Может какой-то более продвинутый способ тестирования памяти надо использовать?

Share this post


Link to post
Share on other sites

Кроме надежности записи есть еще проблема постепенного выгорания входов микросхем, а также проблема ЭМС. Ни первое ни второе программными тестами не отловить.

Share this post


Link to post
Share on other sites
Может какой-то более продвинутый способ тестирования памяти надо использовать?

Я тоже заинтересовался темой. У меня на TMS320VC5509a стоит M48LC4M16A2-75G, работает на 96МГц. Резисторы 47Ом только в цепях ^RAS, ^CAS, ^WE, CLK. ТМСка постоянно работает с внешней памятью. Overshoot максимум 4,36В на A10/AP, которая без резистора, на адресах то же значение, длительность не более 3нс . На линиях с резисторами - максимум 3,76В.

 

Использовал ещё и память K4S641632K-UC75, на ней выбросы были в среднем на 0,1-0,15В больше.

Edited by MikePic

Share this post


Link to post
Share on other sites

Извиняюсь, поспешил и представил не совсем точные результаты :(

 

Измерил активным щупом на осцилле TDS3044B. На Micron-овской памяти выбросы в самом худшем случае были не более ~0,3В на обоих фронтах. На Samsung-овской в самом худшем случае - ~0,4В. Расстояние между краями памяти и TMSки порядка 1см, самая длинная линия - 43мм, плата - 4 слоя.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this