Ruslan S 0 10 сентября, 2008 Опубликовано 10 сентября, 2008 · Жалоба Задача оцифровать сигнал с рабочей частотой 430 МГц. Сигнал приходит от усилителя, амплитуда до единиц вольта. Желательная разрядность 16-24 бита, да и минимальный уровень вносимых искажений. Вопрос, как правильно этол делается? В лоб ставить скоростные АЦП + маштабирующие усилители ? а потом что делать с таким потоком данных? а частоту дискретизации выбрать какую, в 2 раза выше или еще больше? Или если есть возможность понижаться до огибающей ? :( Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 14 10 сентября, 2008 Опубликовано 10 сентября, 2008 · Жалоба См.: Undersampling Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BIK14 0 10 сентября, 2008 Опубликовано 10 сентября, 2008 · Жалоба Задача оцифровать сигнал с рабочей частотой 430 МГц. Сигнал приходит от усилителя, амплитуда до единиц вольта. Желательная разрядность 16-24 бита, да и минимальный уровень вносимых искажений. Вопрос, как правильно этол делается? В лоб ставить скоростные АЦП + маштабирующие усилители ? а потом что делать с таким потоком данных? а частоту дискретизации выбрать какую, в 2 раза выше или еще больше? Или если есть возможность понижаться до огибающей ? :( Что все таки за сигнал, какая модуляция? И собственно для чего? Обычно ставят смеситель, DDS, полосовой фильтр, квадратурный демодулятор, а потом АЦП. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 13 сентября, 2008 Опубликовано 13 сентября, 2008 · Жалоба Приветствую! Кроме средней частоты необходимо знать и полосу рабочего сигнала. Частота оцифровки должна быть в 2 раза больше полосы сигналов на входе. Если полоса большая (>1MHz) то более 16 бит АЦП не найдете. "..И собственно для чего? ..Обычно ставят смеситель, DDS, полосовой фильтр, квадратурный демодулятор, а потом АЦП. .." не всегда - можно и наоборот - АЦП а затем DDS+смеситель, полосовой фильтр ..." усиливаете сигнал до необходимого уровня а затем через фильтр на АЦП На вопрос "а потом что делать с таким потоком данных?" - либо - в FPGA делать все что захочиш, либо использовать специальные чипы DDC. в которых апаратно реализовано DDS, смеситель, полосовой фильтр, дециматор, а затем уже в DSP декодировать. Успехов! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leff 0 17 сентября, 2008 Опубликовано 17 сентября, 2008 (изменено) · Жалоба Задача оцифровать сигнал с рабочей частотой 430 МГц. Сигнал приходит от усилителя, амплитуда до единиц вольта. Желательная разрядность 16-24 бита, да и минимальный уровень вносимых искажений. Вопрос, как правильно этол делается? В лоб ставить скоростные АЦП + маштабирующие усилители ? а потом что делать с таким потоком данных? а частоту дискретизации выбрать какую, в 2 раза выше или еще больше? Или если есть возможность понижаться до огибающей ? :( В лоб не получится. Если вы будете использовать два отсчета дискретизации на период, вряд ли вам понадобится точность выше 6-7 бита по амплитуде. Даже если вы после смесителя вытащите сигнал с полосой менее 1 МГц - это ровным счетом ничего не значит. Чтобы отрисовать огибающую нужно не менее 20-40 отсчетов на период - и это уже после обработки сигнала. Вначале нужно убрать помехи и шумы. Если у вас уровень сигнала 1 В, а уровень шумов 20 мВ, то это отношение - 1/50. Можете гарантированно забыть про 16 разрядов. Ну 7, ну 8... Изменено 17 сентября, 2008 пользователем lks Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
west 0 17 сентября, 2008 Опубликовано 17 сентября, 2008 · Жалоба Согласно теореме Найквиста, для восстановления сигнала достаточно 2 отсчетов на период. Однако большее количество отсчетов улучшает восстановление зашумленного сигнала. Вот только я не вижу смысла оцифровывать сигнал на столь высокой частоте хотя бы по чисто экономической причине - даже если сделать подобное устройство, то его цена без учета разработки будет измеряться в килобаксах. Узкополосный сигнал следует скидывать вниз по частоте. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leff 0 17 сентября, 2008 Опубликовано 17 сентября, 2008 · Жалоба Согласно теореме Найквиста, для восстановления сигнала достаточно 2 отсчетов на период. Я не очень силен в английском, сорри. Но краем уха слышал, что та теорема провозглашает, что для однозначного восстановления информации необходимо, чтобы частота дискретизации должна быть как минимум в 2 раза выше, максимальной частоты полосы спектра сигнала. Видимо речь шла о дискретных сигналах на фоне шумов. С моей точки зрения - это умозрительное заключение, в общих чертах отражающее реальное положение вещей. Теперь отнесите это к предельной на сегодняшний день дискретизации сигнала в 16 разрядов - имеющего сколь нибудь малую модуляцию сигнала - а хоть в десяток герц. Ну кое-кто, для постоянного сигнала, в лабораторных условиях, умудряется получить разрешение 22 разряда - но это немодулированный сигнал, с фантастически малым уровнем шумов - соизмеримым с тепловым шумом полупроводников. Нет, ну если сигнал с 430 МГц стащить вниз, отфильтровать и подавить все помехи в полосе до 1 МГц - то конечно можно все это пустить на АЦП 16 разрядов. Но вопрос в том каково реальное отношение сигнал/шум. Опять же, повторяю, если соотношение 1/50, то вряд ли можно улучшить его качество, если он (сигнал) заранее не известен и не передается с избыточностью кода. Получится, опять же, - ну 7, ну 8.... ;) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Stanislav 0 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба Что все таки за сигнал, какая модуляция? И собственно для чего? Обычно ставят смеситель, DDS, полосовой фильтр, квадратурный демодулятор, а потом АЦП. Присоединяюсь к вопросу. Вероятно, и к ответу. :) не всегда - можно и наоборот - АЦП а затем DDS+смеситель, полосовой фильтр ...Вряд ли пройдёт в данном случае. Життер замучает. Шумы полезут. Кроме средней частоты необходимо знать и полосу рабочего сигнала. Частота оцифровки должна быть в 2 раза больше полосы сигналов на входе. Если полоса большая (>1MHz) то более 16 бит АЦП не найдете.Вообще-то есть АЦП на более 16 (до 24) бит для таких сигналов. У AD, например. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leff 0 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба Вообще-то есть АЦП на более 16 (до 24) бит для таких сигналов. У AD, например. Марочку АЦП не вспомните? :rolleyes: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 14 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба Марочку АЦП не вспомните? :rolleyes: AD7641: 18-Bit, 2 MSPS SAR ADC Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexkok 0 18 сентября, 2008 Опубликовано 18 сентября, 2008 (изменено) · Жалоба Марочку АЦП не вспомните? :rolleyes: AD7760 2.5 MSPS, 24-Bit, 100 dB Sigma-Delta ADC with On-Chip Buffer Изменено 18 сентября, 2008 пользователем alexkok Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
khach 33 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба Полоса сигнала какая? Если достаточно узкая, то можно свободно цифровать в овер-Найквист режиме, используя входные цепи АЦП в качестве смесителя. Ну и конечно перед АЦП нужен полосовой фильтр, чтобы в спектре небыло компонент ни с более высокой, ни с более низкой частотой. АЦП удобно применять от linear LTC 2207 и подобные http://www.linear.com/ad/highspeedADC.jsp - они немного менее привередливы к разводке платы, чем продукция АД и ТИ с подобными параметрами. В принципе, если полоса узкая (менее мегагерца) то можно цифровать используя 18 битные АЦП от АД типа AD7641 с внешней схемой выборки-хранения, стробируемой синхронной с частотой выборки, но со сдвигом фазы. Используя в качестве УВХ HMC660 получались неплохие приемники гигагерцового диапазона. Конечно динамики в 18 бит там нет, но бит 15-16 вытянуть можно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leff 0 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба AD7760 2.5 MSPS, 24-Bit, 100 dB Sigma-Delta ADC with On-Chip Buffer Почему на графике поазана область в 1 МГц? Figure 57. Default Filter Frequency Response (2.5 MHz ODR) 24 разряда небывает - младшие разряды называются "пляшущими". Но 16 разрядов до 1 МГц вполне реально смотрится. :beer: Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexkok 0 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба Почему на графике поазана область в 1 МГц? Частота Найквиста (1,25МГц) минус спад фильтра. А сколько по Вашему должно быть? 24 разряда небывает - младшие разряды называются "пляшущими". Но 16 разрядов до 1 МГц вполне реально смотрится. :beer: А никто и не утверждает что там 24 "значащих" разряда, реально только 17 в полной полосе, но если интересует узкая область, то можно получить больше. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Leff 0 18 сентября, 2008 Опубликовано 18 сентября, 2008 · Жалоба А сколько по Вашему должно быть? AD верю - они, как правило, не врут по мелочам. Если написано полоса 1 МГц - значит так и есть. На постоянном сигнале оно конечно покажет 16 разрядов - ибо это несложно. А чем тестировать ВЧ измерения? Синтезаторы частоты с точностью синусоиды в 16 разрядов разве существуют? ;) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться