Jump to content

    

Правила в Altium Designer

Создал правило , для разъёма Clearance: (ObjectKind = 'PAD') And (Name = 'P1') = 0.1 mm Всё стало зеленным. Где ошибся?

Рискну предположить что надо не Name а Component = 'P1'.

Share this post


Link to post
Share on other sites

Доброго времени суток!

Возникла мелкая но ооочень неприятная проблемка. Суть задачи в том, что на слое только питание 50 вольт. И желательно, чтобы все цепи, вырезы и край платы отстояли от самой меди на некоторое расстояние. В слое Plane этого реализовать не удалось, т.к. любое правило Clearence для Plane сразу присваивается всем Plane на плате. Ладно... залил полигоном слой, но чтобы отступить от краев, нужен контур на слое KeepOutLayer. Но на других слоях полигоны и другие элементы трассировки подходят к краю платы для возможности металлизации торцов и конфликтуют с контуром на кипаутлэйер.

Может кто знает, как выйти из данной ситуации. Времени уже потрачен день...

Share this post


Link to post
Share on other sites
Доброго времени суток!

Возникла мелкая но ооочень неприятная проблемка. Суть задачи в том, что на слое только питание 50 вольт. И желательно, чтобы все цепи, вырезы и край платы отстояли от самой меди на некоторое расстояние. В слое Plane этого реализовать не удалось, т.к. любое правило Clearence для Plane сразу присваивается всем Plane на плате. Ладно... залил полигоном слой, но чтобы отступить от краев, нужен контур на слое KeepOutLayer. Но на других слоях полигоны и другие элементы трассировки подходят к краю платы для возможности металлизации торцов и конфликтуют с контуром на кипаутлэйер.

Может кто знает, как выйти из данной ситуации. Времени уже потрачен день...

 

Это делается в свойствах стека слоев. D K

У слоя плоскость свойство pullback

Share this post


Link to post
Share on other sites
Возникла мелкая но ооочень неприятная проблемка.

...

Может кто знает, как выйти из данной ситуации. Времени уже потрачен день...

 

С Plane Вам подсказали выше, а с полигоном - вариантов больше:

- нарисовать его сразу с нужным отступом

- в слое keepout нарисовать линии, совпадающие с контуром платы (это очень быстро :-) ) и расписать разные зазоры до него для разных элементов, полигонов и т.д. (от 0 до нужного максимума)

 

наверное можно придумать еще десяток путей :-)

Share this post


Link to post
Share on other sites

Добрый день, прошу помощи в следующей вопросе:

 

Дано:

 

Rule1.png

 

где:

TL3[x] - тактовые сигналы

TL4,5[x] - адресные.

Необходимо выравнять адресные цепи относительно тактовых.

1. Сделано, создан xSignal Class, включающий данные цепи.

2. В HighSpeed -> MatchedLenght добавлено правило

 

Rule2.png

 

3. На выходе имеем,

 

Rule3.png

 

что логично.

Как поправить правило, чтобы все это считалось относительно тактовых сигналов WM0_CK?

 

PS До этого работал в Allegro, там необходимая цепь относительно которой все считалось делалась как TARGET, здесь все непривычно и как сделать правильно не пойму.

Share this post


Link to post
Share on other sites

Правило только проверяет на разброс

При выравнивании (Tools/interactive...) установите в Target Lenght флаг From Net и укажите в списке нужную цепь

Share this post


Link to post
Share on other sites
Правило только проверяет на разброс

При выравнивании (Tools/interactive...) установите в Target Lenght флаг From Net и укажите в списке нужную цепь

Владимир, задам тогда вопрос по-другому. К примеру я могу создать xSignal_clk_Class, включающий в себя тактовый сигнал и xSignal_ADD_Class c адресными сигналами. Как задать правило, чтобы Altium подсвечивал желтым разброс цепей xSignal_ADD_Class относительно xSignal_clk_Class. Ведь мне интересно учитывать разность длин адресных сигналов относительно тактового сигнала в +-74pS.

Share this post


Link to post
Share on other sites

гм. сейчас у вас разброс в классе +-74. Независимо где находится тактовый, разброс будет не нарушен.

Но если тактовый находится ровно в середине, то реальный разброс относительно тактового --- в 2 раза меньше.

то есть вы хотите поиграть на этом?

Особого выигрыша это не даст

Share this post


Link to post
Share on other sites

Владимир, при задержке в +-74 pS я получаю возможную максимальную разницу в адресных сигналах 148 pS, но я не могу поставить данную цифру в правилах на адресные цепи с тактовым сигналом так как я могу нарушить минимальную разницу в +-74pS между адресным и тактовым сигналом, но если я оставлю как было сделано в Сообщение #455, то я теряю допустимую разницу в 74pS между адресными сигналами.

PS Если я не прав, то поправьте пожалуйста, честно очень трудно переключится с одного САПРа на другой.

Edited by Mobiluck

Share this post


Link to post
Share on other sites
при задержке в +-74 pS я получаю возможную максимальную разницу в адресных сигналах 148 pS
между адресными, да и то, только в случае, если тактовый лежит ровно в середине. Это редкий случай.

но я не могу поставить данную цифру в правилах на адресные цепи с тактовым сигналом так как я могу нарушить минимальную разницу в +-74pS между адресным и тактовым сигналом,
так и ставьте 74

Нет проблем выдержать все в таком интервале

 

Share this post


Link to post
Share on other sites

На сколько я понимаю, Altium поддерживает данный запрос для правил, мне неизвестен синтаксис, к примеру, в Suppoting Guide, во вложении, на 10 и 11 страницах показаны примеры правил для DDR, как раз то, что я хочу, но не показано в конкретных примерах.

 

Rule5.png

HiSpeedDesignTutorialforAltiumDesigner.pdf

Share this post


Link to post
Share on other sites

Да статье уж много лет.

Потому и не показано, что просто в один клик не реализовано.

Share this post


Link to post
Share on other sites
Это делается в свойствах стека слоев. D K

У слоя плоскость свойство pullback

Спасибо за ответы!

К сожалению в свойствах стека слоев настраиваются отступы только от краев платы и вырезов, но никак от других цепей. Получается такой элементарный вопрос не имеет решения. Заменил плэйн полигоном и считаю это костылем.

Share this post


Link to post
Share on other sites
К сожалению в свойствах стека слоев настраиваются отступы только от краев платы и вырезов, но никак от других цепей. Получается такой элементарный вопрос не имеет решения. Заменил плэйн полигоном и считаю это костылем.

 

1) Здесь неоднократно писали, что Plane - не лучшее решение, если это не простейший случай.

2) А что мешает описать отдельные зазоры на слое/слоях Plane для цепи/класса цепей?

И что, при необходимости ограничение типа (ObjectKind = 'Split Plane') And (Layer = 'Ground Plane') не работает?

post-14158-1491899375_thumb.png

3) Полигон намного более гибкий объект, не вижу проблемы с его использованием.

Share this post


Link to post
Share on other sites

Извиняюсь, если банально, но можно ли сделать правило, что бы полигон с опцией Pour over same net objects, соединялся

с кастомными падами (в которых есть Solid region, Fill и т.п.) исключительно через Relief Connect?

Мостики напротив стандартных падов внутри кастомного альтиум делает, но всю остальную медь на паде, не попадающую в зону стандартных падов, заливает сплошняком.

Пробовал делать правила Polygon Connect Style на IsCopperRegion Or IsComponentFill, не помогает.

 

Pour over same net polygons only

Custom_Pad_Relief.png

 

Pour over same net objects

Custom_Pad_Relief_N.png

Edited by DEHiCKA

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this