Перейти к содержанию
    

Добрый день!

 

Подскажите как можно автоматизировать процесс построения функциональной схемы,

если имеется VHDL - код ?

 

Желательно стандартными средствами, ISE WEbpack, Modelsim, PCAD, OrCAD,

Желаетльно иметь на выходе AutoCAD файл,

 

С уважением,

Николaй

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Подскажите как можно автоматизировать процесс построения функциональной схемы,

если имеется VHDL - код ?

Желательно стандартными средствами, ISE WEbpack, Modelsim, PCAD, OrCAD,

В ISE есть кнопка, позволяющая показать VHDL модуль в виде схемы, но как его экспортировать в удобоваримом виде - Х.З.

 

Желаетльно иметь на выходе AutoCAD файл
Про такое не слышал

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Раскрываешь меню Синтеза, там будет Просмотр RTL Shemathic - он и покажет все схемотехнику созданную в макросах, а Просмотр Shemathic Technolodgy (кажется так) - он покажет все схематехнику на самом низком уровне, т.е. раскроет все макросы (счетчики, сумматоры и т.д.)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Раскрываешь меню Синтеза, там будет Просмотр RTL Shemathic - он и покажет все схемотехнику созданную в макросах, а Просмотр Shemathic Technolodgy (кажется так) - он покажет все схематехнику на самом низком уровне, т.е. раскроет все макросы (счетчики, сумматоры и т.д.)

 

Попробуя расказать что действительно мне нужно

 

есть проект на vhdl, тестировался в modelsim, и ise webpack,

нужно построить по коду схему функциональную схему (на уровне и\не\триггеров)

 

ise webpack - дает это делать, но нельзя сохранить в автокад и поправить под наши стандарты

 

начал гуглить, оказалось что leonardo specterum позволяет это делать,

и действительно он схему построил красиво

но как перенести это в автокад?

 

на выходе у него появляется edf файл, который вроде как должен открывать orcad

но он почему- то на нем падает,

 

начал гуглить дальше - выяснил, что тема эта уже поднималась

на сайте

вот ссылка :

 

http://electronix.ru/forum/index.php?showt...amp;#entry26910

 

и вот

http://www.edaboard.com/ftopic51267.html

 

но этот софт я так и не нашел, микстуры есть, а вот самого нету у меня,

пока на этом и закончил

 

может у вас есть какие-нить соображения?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Попробуя расказать что действительно мне нужно

 

есть проект на vhdl, тестировался в modelsim, и ise webpack,

нужно построить по коду схему функциональную схему (на уровне и\не\триггеров)

 

ise webpack - дает это делать, но нельзя сохранить в автокад и поправить под наши стандарты

 

начал гуглить, оказалось что leonardo specterum позволяет это делать,

и действительно он схему построил красиво

но как перенести это в автокад?

 

на выходе у него появляется edf файл, который вроде как должен открывать orcad

но он почему- то на нем падает,

 

начал гуглить дальше - выяснил, что тема эта уже поднималась

на сайте

вот ссылка :

 

http://electronix.ru/forum/index.php?showt...amp;#entry26910

 

и вот

http://www.edaboard.com/ftopic51267.html

 

но этот софт я так и не нашел, микстуры есть, а вот самого нету у меня,

пока на этом и закончил

 

может у вас есть какие-нить соображения?

 

Уровень триггера , вентиля - это разве уровень функционала.

На узле у Вас ведь не только FPGA. Чем не черный ящик со входами и выходами вместе с другими микросхемами. И описание ее функционала как ip core.

Из софта, может быть компас возьмет.

Но рисование внутренностей FPGA? это уж точно никому не надо.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Уровень триггера , вентиля - это разве уровень функционала.

На узле у Вас ведь не только FPGA. Чем не черный ящик со входами и выходами вместе с другими микросхемами. И описание ее функционала как ip core.

Из софта, может быть компас возьмет.

Но рисование внутренностей FPGA? это уж точно никому не надо.

 

не совсем функционалка получается конечно,

вообщем так надо

 

а зачем это нужно мне?

попросили изобразить =)

 

я абсолютно понимаю что это полный мрак рисовать то что внутри кристалла,

но все-таки хотелось бы найти солюшен и софт, нужно

а то руками ну совсем уж не хочется рисовать\чертить

 

С уважением ,

Николай

 

 

 

вот выложил свой edif файл версия 2 0 0

top_pci_7seg.edf

 

как говорил у меня не открыавется в ORCAD

может у вас откроется

 

утилитка edif2sch тоже его не парсит,

ошибок не выдает, но внирты выходной директории пусто

 

С уважением,

Николай

top_pci_7seg.zip

Изменено пользователем koltz

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

До завтра нечем посмотреть. Оркадом не пользуюсь.

 

dszcybk pf,fdye. dtom

выяснил забавную вещь,

 

набрал в гугле

edf viewer download

 

и по первой ссылке

http://linux.softpedia.com/progDownload/Ja...nload-1900.html

 

скачал софтину

которая сказала мне что файл - невалидный,

это уже прикольно - значит leonardo что-то нахимичил

 

С уважением,

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

скачал софтину

которая сказала мне что файл - невалидный,

это уже прикольно - значит leonardo что-то нахимичил

 

С уважением,

 

Признаюсь, Вы меня заинтриговали. Вы первый, кто так упорно хочет делать то, что никому не нужно.

Тем более Вашему заказчику.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Признаюсь, Вы меня заинтриговали. Вы первый, кто так упорно хочет делать то, что никому не нужно.

Тем более Вашему заказчику.

 

OK, открою карты - заказчик - преподаватель в универе =)

 

я сдаю практику - и ему почему - то ему показалось что нагенерить схемки имея код vhdl просто

и это по сути так, но как их привести к ГОСТ - для меня остается загадкой

даже распечатать эту шайзу нет возможности

имхо леонардо в пунктах печати не везде стоит =)

 

ну ту твариант с виртуальными принтерами возможен, но это уже другая песня

 

С уважением,

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

и это по сути так, но как их привести к ГОСТ - для меня остается загадкой

 

К ГОСТу Вы их никак не приведете. Несоответствуют они Госту. С отклонениями можно.

Но преподавателю своему это не говорите.

P.S. Уважать меня больше не надо.

////////////////////////////////

Попробуйте альтернативный вариант.

Возьмите небольшой функционально законченный модуль и реализуйте его

в двух вариантах. Сначала в графическом редакторе. Промоделируйте.

И второй проект в текстовом описании.

Покажите, что результаты моделирования одни и те же, а текст более читабелен, чем схема в графике на базе мкросов и мегафункций.

Препода это должно удовлетворить.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

К ГОСТу Вы их никак не приведете. Несоответствуют они Госту. С отклонениями можно.

Но преподавателю своему это не говорите.

P.S. Уважать меня больше не надо.

////////////////////////////////

Попробуйте альтернативный вариант.

Возьмите небольшой функционально законченный модуль и реализуйте его

в двух вариантах. Сначала в графическом редакторе. Промоделируйте.

И второй проект в текстовом описании.

Покажите, что результаты моделирования одни и те же, а текст более читабелен, чем схема в графике на базе мкросов и мегафункций.

Препода это должно удовлетворить.

 

ну в первую очередь лит должен быть A1 и он должен быть полный

мне пол часа пришла идея которая показалась интересной

есть тул snagit - который позволяет делать полный скриншот окна,

даже если есть скрол

 

но почему-то для webpack & autocad & leonardo он не работает

хотя замечательно работает с total commander =)

потом хотел просто вставить картинку обработаную в фотошопе

 

у меня есть один проект реализованный в схематике ise webpack,

попробую сделать как вы говорите, только его не хватит на A1 :(

 

да и вопрос как его перевести в dxf autocad то что я в схематике webpack сделаю?

форматы файла разные. orcad ругается...

Изменено пользователем koltz

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Мне кажется, генерить из вхдл'а схематику стоит только в целях демонстрации того, что вхдл - тоже средство описания схем. Подгонять полученное под госты - маразм, даже для сдачи. Лучшее, что можно получить, на мой взгляд - рисунок-иллюстрацию без всякой претензии на соответствие гостам. В подобных работах как раз проблема с получением нужного объема (листов А1), т.к. вхдл'ьные внутренности при всей их сложности не вписываются в рамки "стандартно оформленных" схем.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

только его не хватит на A1 sad.gif

На сколько я помню - ГОСТ не ограничивает максимальные размеры компонента :) Можно спокойно сделать 2И-НЕ в сетке 10-20мм и пусть ткнут туда, где написано что так делать запрещено(в документации на ПЛИС - УГО не приводятся).

 

ГОСТ 2.743-80 п2.18 : "расстояние между линиями выводов должно быть не менее и кратным величине C"..."в зависимости от способа выполнения схемы C должно быть не менее: 5мм- при выполнении вручную, интервала между строками - при выполнении автоматизированным способом".

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

документирование схемы на ВХДЛ уже соответствует ГОСТ Р 50754-95 (?). или нужна обязательно графика? но это уже маразм.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...