Перейти к содержанию
    

В чём может быть проблема... :05:

post-20670-1341821425_thumb.jpg

А нет ли у Вас в компонентах полей, транслируемых в Expedition, с информацией на русском языке ? (Типа Description и т.п.).

Если есть - отключите. Если нельзя отключить - уберите из записей букву "я".

Думаю должно помочь.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

У меня тоже не загружает эту топологию.

Если бы вы были официальным пользователем, то можно было бы создать SR для исправления.

Выложите еще ЦБ с компонентами - попробую поэкспериментировать, когда будет свободное время.

Библиотека http://narod.ru/disk/55916810001.ac10d56bd...ibrary.zip.html

 

А нет ли у Вас в компонентах полей, транслируемых в Expedition, с информацией на русском языке ? (Типа Description и т.п.).

Если есть - отключите. Если нельзя отключить - уберите из записей букву "я".

Думаю должно помочь.

Попробую...

 

А нет ли у Вас в компонентах полей, транслируемых в Expedition, с информацией на русском языке ? (Типа Description и т.п.).

Если есть - отключите. Если нельзя отключить - уберите из записей букву "я".

Думаю должно помочь.

Свойства с русским языком передаются в Экпедишн, я не думаю что в этом проблема т.к. есть проект в котором всё работает..

post-20670-1341915867_thumb.jpg

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Удаление из схемы компонентов:

CAT16

BLM18HG

решает проблему

Разбирайтесь сами что за атрибуты на них неправильные для IOD.

 

Достаточно даже просто выбрать их все через find и удалить лишние атрибуты в окне Properties.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо fill и Asb !!! Проблема решена с Вашей помощью, низкий Вам поклон. Буква "я" отличилась не только тем что она последняя в алфавите но и недружелюбием с IOD. В свойстве CAT16 было "Резисторная сборка", убрал букву "я" и всё пошло. Магическая буква одним словом. Теперь можно подумать о покупке продукта...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Буква "я" отличилась не только тем что она последняя в алфавите но и недружелюбием с IOD.

Код буквы "я" соответсвует коду EOF (End of file) в ASCII. Поскольку IOD взаимодействует с Exp через текстовые файлы (правда мне кажется шифрованные - глубина интеграции потрясает :) ) то ... имеем, то что имеем. Про UNICODE в Менторе вроде что-то слышали, но пока не более того -так, что подобные прблемы вылезают в разных местах от релиза к релизу. :(.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добрый день.

IODesigner 7.9.3

Во время экспорта символов из IOD в ЦБ выдает ошибку: cannot find top level library.

Экспорт в локальную библиотеку проходит но в DXDesigner ни одного символа не добавляется.

Попробовал на другом компьютере этот же проект экспорт символов прошел успешно.

Что это за глюк такой и как его лечить?

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

IODesigner 7.9.3

.....

Экспорт в локальную библиотеку проходит но в DXDesigner ни одного символа не добавляется.

посмотри в DxDBook/SymbolView/localsymbols

раз прошел экспорт - д.б. там

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

посмотри в DxDBook/SymbolView/localsymbols

раз прошел экспорт - д.б. там

 

Там его и нет.

Может ли это быть неправильно установленный IODesigner?

 

Создаю пустой проект, пустую FPGA, ставлю пару сигналов, генерирую символы, пытаюсь их экспортировать, история повторяется.

Изменено пользователем mpio

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Там его и нет.

Может ли это быть неправильно установленный IODesigner?

 

Создаю пустой проект, пустую FPGA, ставлю пару сигналов, генерирую символы, пытаюсь их экспортировать, история повторяется.

выложи проект включащий один резистор и lib с резистором и cell для плис

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

выложи проект включащий один резистор и lib с резистором и cell для плис

Может быть это из за Windows? Тот ноут на котором работало сгорел так что пришлось купить новый. На новом все то же самое. И главное во время открытия символа DXD ругается (скрин приложен). На одном компьютере Win7 64 на втором Win8

test.rar

post-52058-1357904684_thumb.jpg

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Может быть это из за Windows? Тот ноут на котором работало сгорел так что пришлось купить новый. На новом все то же самое. И главное во время открытия символа DXD ругается (скрин приложен). На одном компьютере Win7 64 на втором Win8

поизучал :)

на работе только 792 по этому дома попробовал первый раз в 793 (на ubunte 12.04), но не удачно

вообще проект с одним резистором не проходит упаковку Aborted (core dumped) :(

надо разбираться, но нет времени

 

по этому сделал в 792 под W7 англицкая 64

проблем не встретил

mpoi.rar

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

поизучал :)

на работе только 792 по этому дома попробовал первый раз в 793 (на ubunte 12.04), но не удачно

вообще проект с одним резистором не проходит упаковку Aborted (core dumped) :(

надо разбираться, но нет времени

 

по этому сделал в 792 под W7 англицкая 64

проблем не встретил

 

Вообщем в самой проблеме так и не разобрался, но после перестановки Windows и установки обратно 793 все стало прекрасно работать.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добрый день.

 

Во время работы возникло 2 вопроса:

 

1) Во время экспорта Констрейнтов в CES ругается: # Cannot export the constraints to the iCDB.

# Error: Can not create differential pair in the CES configuration.

Вероятно из-за этого не хочет выводиться в IOD топология.

Подскажите что сделать, чтобы все прошло успешно.

 

2) Настраиваем генерацию символа с Port label - Pin Function, Additional label - Signal name. Далее экспортируем в проект. Во время установки символа с функциями Add Nets и Add Net Names на схему необходимо, чтобы сигнал был добавлен по Additional label, а не по Port label?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

При синхронизации layout в файле .lpc IOD выдает такое сообщение, при подтверждении топология платы загружается. Версии EE 7.9.4 , IOD 9.5. Каковы возможные причины?

 

При синхронизации layout в файле .lpc IOD выдает такое сообщение, при подтверждении топология платы загружается. Версии EE 7.9.4 , IOD 9.5. Каковы возможные причины?

 

Забыл добавить, layout-ы в файлах .fpc синхронизированы, подобных сообщений не выдается, топология в окне device отображается.

post-55872-1365145463_thumb.jpg

Изменено пользователем oderat

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...