Jump to content

    

Открытый проект одноплатного компьютера на базе ARM AT91SAM9260

Думаю на фоне стоимости всего изделия более высокая цена будет не настолько ощутимой. Вот запайкой bga конечно могут быть проблемы. :(

Повторюсь развернуто.

Но если вы хотите повторить чтото вроде 2-слойной rainbow то по моему это не имеет права называтся SBC. Минимум 4-х слойка с нормальной частотой работы внешней памяти и 9263 прежде всего потому что 2 внешних шины - одна на память другая на циклон.

 

прошу быть чуточку внимательнее 9263 -только в бга. плата уже 4х слойном исполнении, используюя сейчас младшую модель проца можно отработать софт и переверию - имея такие наработки можно перехаодить не боясь напутать в разводке уже на бга... это первый шаг и pqfp корпус выбран сразу по нескольким параметрам, в тч простота поиска багов и их устранение... это уже не просто выбор конфигурации, а технологический парметр, такойже как ремонтопригодность и удобство проверки качества монтажа. что особенно критично в мелкосерийном производстве.

по поводу называть эту разработку SBC или нет - то считаю этот разговор на грани флуда...

Share this post


Link to post
Share on other sites
nStatus и Initdone никогда в реальных проектах не использовал

Дело хозяйское - лейте в своих проектах вслепую.

и речь то идёт не об однотипных контроллерах в цепочке, а об связке altera-atmel. совершенно ни к чему обьеденять их в одну jtag цепочку.

2-3-4 разнотипных (Altera-NXP-Infineon-Mitel)чипа вполне обыденное дело. Правда у младших Atmel проблемы были с JTAG :(, но я их не пользовал.

как раз не понимание этого вызывает удивление. но как грится если очень хочется мучиться, то пжлста обьедените в одну цепочку :biggrin:

"Непонимание" вызывает упор на низкоуровневую отладку FPGA одновременно с низкоуровневой отладкой ARM и отказ от boundary scan. Причем пожираемые под отладку ресурсы FPGA делают ее неприемлемой для плотных проектов в которых нельзя для отладки поставить pin-то-pin совместимый чип с большими ресурсами. Перетыкание бластеров проблема тоже не фатальная, ибо отладка FPGA более чем сомнительное действо а простая ее загрузка через контроллер имеется и никакого перетыкания не требует.

Share this post


Link to post
Share on other sites
Дело хозяйское - лейте в своих проектах вслепую.

 

2-3-4 разнотипных (Altera-NXP-Infineon-Mitel)чипа вполне обыденное дело. Правда у младших Atmel проблемы были с JTAG :(, но я их не пользовал.

 

"Непонимание" вызывает упор на низкоуровневую отладку FPGA одновременно с низкоуровневой отладкой ARM и отказ от boundary scan. Причем пожираемые под отладку ресурсы FPGA делают ее неприемлемой для плотных проектов в которых нельзя для отладки поставить pin-то-pin совместимый чип с большими ресурсами. Перетыкание бластеров проблема тоже не фатальная, ибо отладка FPGA более чем сомнительное действо а простая ее загрузка через контроллер имеется и никакого перетыкания не требует.

что значит вслепую :) ? есть confdone. его более чем достаточно. и работает очень даже замечательно не только в моих проектах.

от boudary scan я разве отказывался? сканируйте себе на здоровье :)

да уж...про ресурсы то...вы загнули. :a14: ибо

1) если планируется ставить ep2c5 он pin2pin совместим с ep2c8 во всех копрусах, и 8 тыщ LE уверяю вас, хватит и на отладку и на SVGA контроллер, но конечно особо не "пошикуешь"

2) можно поставить ep2c20 в pqfp 240. это жирный, всё относительно конечно, чип.

так что...."Ох уж эти сказочки..ох уж эти сказочники"

 

ну что ж, желаю удачи перетыкать и грузить fpga для отладки через контроллер, это конечно же заметно ускорит отладку в железе HDL кода.

и предлагаю не ставить разьём jtag для fpga вообще - вывести пады и кому нужна отладка тот и припаивает разьём

Share this post


Link to post
Share on other sites
от boudary scan я разве отказывался? сканируйте себе на здоровье :)

Как сканировать? Что сканировать? Соединения выводов одиночного чипа между собой? У Вас поворачивается язык назвать это сканированием?

да уж...про ресурсы то...вы загнули. :a14: ибо

...

8 тыщ LE уверяю вас, хватит и на отладку и на SVGA контроллер

А блоков памяти тоже хватит? Сколько под отладку отдадите? Один? два? - ну и что c парой каналов отладите? А что мешает упорно поминаемый Вами VGA контроллер вообще в железе не отлаживать?

2) можно поставить ep2c20 в pqfp 240. это жирный, всё относительно конечно, чип.

так что...."Ох уж эти сказочки..ох уж эти сказочники"

Кто-то собирался в 100 баксов за все изделие укладываться. Или уже нет?

Share this post


Link to post
Share on other sites
Как сканировать? Что сканировать? Соединения выводов одиночного чипа между собой? У Вас поворачивается язык назвать это сканированием?

 

А блоков памяти тоже хватит? Сколько под отладку отдадите? Один? два? - ну и что c парой каналов отладите? А что мешает упорно поминаемый Вами VGA контроллер вообще в железе не отлаживать?

 

Кто-то собирался в 100 баксов за все изделие укладываться. Или уже нет?

а что сканировать то уважаемый? два чипа в связке? грандиозно! а смысл? вы собираетесь производить тысячи таких плат?

язык повернулся как видите или может у вас есть своё видение сканирования в данном контексте?

Имхо это глупо, сканировать - никто не будет и как вы понимаете в 100 у.е. это уже точно не уложится. не так ли?

 

всё какие то перепалки да перескоки на личности похоже. "в своих" , "язык повернулся".

не учите меня жить ок? помогите материально! :)

 

блоков памяти хватит, уважаемый.

ep2c5 - 26 блоков

ep2c8 - 36 блоков

 

о каких каналах речь? так у вас есть всё таки готовый и не нуждающийся в отладке VGA контроллер ? так код студию, никто не против :biggrin:

 

я не собирался за 100 всё сделать, читайте пожалуйста весь тред.

Share this post


Link to post
Share on other sites

BuroKRAT

Удачи Вам в ваших начинаниях. Буду ждать перехода на 9263.

Share this post


Link to post
Share on other sites
всё какие то перепалки да перескоки на личности похоже. "в своих" , "язык повернулся".

не учите меня жить ок? помогите материально! :)

И в мыслях не было лично Вас учить жить. Уже писал - в своих проектах можете делать что угодно, как угодно и называть что угодно "сканированием" и "отладкой".

Что важно для этого проекта - решать его Автору.

я не собирался за 100 всё сделать, читайте пожалуйста весь тред.

Свой ориентир по цене, Автор назвал. Я его и придерживаюсь.

 

 

 

есть всё таки готовый и не нуждающийся в отладке VGA контроллер ?

Не вижу ни малейшей необходимости заниматься отладкой конкретно здесь поминаемого VGA контролера в "железе".

Share this post


Link to post
Share on other sites
Перетыкание бластеров проблема тоже не фатальная, ибо отладка FPGA более чем сомнительное действо а простая ее загрузка через контроллер имеется и никакого перетыкания не требует.

Также предпочитаю раздельные JTAG порты для ПЛИС и процессора - отладка не на последнем месте стоит. Signal-Tap очень полезная штука и позволяет существенно сэкономить время на поиск ошибок. В отлаженном серийном изделии, наверное, это все излишне, но при разработке раздельный доступ очень удобен. Довелось однажды покувыркаться с перетыканием (правда не JTAG, LPT - на него были зацеплены байтбластер и FET для MSP430, второго порта не было), то еще удовольствие.

Share this post


Link to post
Share on other sites
Также предпочитаю раздельные JTAG порты для ПЛИС и процессора

Это однобокий подход :(. А все возражения при этом сводятся к "перетыкать" JTAG.

Signal-Tap очень полезная штука..

Какие проблемы? Абсолютно весь JTAG функционал включая Signal-Tap сохраняется, но добавляется возможнось полноценного boundary scan. Не для данного случая, но при наличии нескольких контроллеров которые поддерживаются JTAG адаптером работает их одновременная отладка. При сколь-нибудь продуманном процессе отладки к "перетыканиям" приходится прибегать крайне редко, ну а если не думать что и как делать, то хаос в мыслях естественно приведет и к многочисленным хаотическим "перетыканиям" :(.

Советую крепко думать, прежде чем принимать лобовое решение по размещению многчисленных JTAG разъемов.

Share this post


Link to post
Share on other sites
И в мыслях не было лично Вас учить жить. Уже писал - в своих проектах можете делать что угодно, как угодно и называть что угодно "сканированием" и "отладкой".

Что важно для этого проекта - решать его Автору.

 

Свой ориентир по цене, Автор назвал. Я его и придерживаюсь.

Не вижу ни малейшей необходимости заниматься отладкой конкретно здесь поминаемого VGA контролера в "железе".

Преогромное спасибо Вам, что разрешаете мне делать что и как угодно в моих проектах.

железная логика :a14: про необходимость

раз не видите необходимость - значит необходимость отлаживать в железе вообще отпадает как класс?

 

Это однобокий подход :(. А все возражения при этом сводятся к "перетыкать" JTAG.

 

Какие проблемы? Абсолютно весь JTAG функционал включая Signal-Tap сохраняется, но добавляется возможнось полноценного boundary scan. Не для данного случая, но при наличии нескольких контроллеров которые поддерживаются JTAG адаптером работает их одновременная отладка. При сколь-нибудь продуманном процессе отладки к "перетыканиям" приходится прибегать крайне редко, ну а если не думать что и как делать, то хаос в мыслях естественно приведет и к многочисленным хаотическим "перетыканиям" :(.

Советую крепко думать, прежде чем принимать лобовое решение по размещению многчисленных JTAG разъемов.

возражение "перетыкать" звучит, потому что возможно не только вы уважаемый, будете юзать данный девайс, а думаете имхо только о себе.

если пишите что для данного случая не подходит - зачем писать о том о чем осведомлены остальные?

имеется ввиду boudary scan.

и опять советы "крепко думать", уважаемый да не идиёты ж тут собрались. да все уже поняли или знают для чего оно сканирование нужно.

 

как бы ни было - автор сам разберётся что к чему. :)

Share this post


Link to post
Share on other sites
раз не видите необходимость - значит необходимость отлаживать в железе вообще отпадает как класс?

1.Наличие JTAG цепочки ничуть не мешает отладке.

2.Сколь-нибудь серьезная отладка автоматов типа конкретно поминаемого Вами VGA контроллера в железе не есть правильный путь. Вообще про отсутствие необходимости отладки я не говорил.

как бы ни было - автор сам разберётся что к чему. :)

Да.

возражение "перетыкать" звучит, потому что возможно не только вы уважаемый, будете юзать данный девайс, а думаете имхо только о себе.

Облегчу Вам жизнь :) - я точно не буду его использовать. В моих условиях предпочтительнее решения

типа http://www.zao-zeo.ru/catalog/sbc.html - большая гибкость (не закос под недоPC), нормальное многослойное исполнение при реальных а не декларируемых 100USD.

Share this post


Link to post
Share on other sites
1.Наличие JTAG цепочки ничуть не мешает отладке.

2.Сколь-нибудь серьезная отладка автоматов типа конкретно поминаемого Вами VGA контроллера в железе не есть правильный путь. Вообще про отсутствие необходимости отладки я не говорил.

 

Да.

 

Облегчу Вам жизнь :) - я точно не буду его использовать. В моих условиях предпочтительнее решения

типа http://www.zao-zeo.ru/catalog/sbc.html - большая гибкость (не закос под недоPC), нормальное многослойное исполнение при реальных а не декларируемых 100USD.

мда уж...вообщем мне всё ясно. :biggrin:

Share this post


Link to post
Share on other sites
BuroKRAT

Удачи Вам в ваших начинаниях. Буду ждать перехода на 9263.

Спасибо) думаю отладив на 9260 программные и схемотехнические решения, перейти на 9263 будет намного быстрее и проще, чем начинать с нуля. а отличаются они фактически периферией)

 

Также предпочитаю раздельные JTAG порты для ПЛИС и процессора - отладка не на последнем месте стоит. Signal-Tap очень полезная штука и позволяет существенно сэкономить время на поиск ошибок. В отлаженном серийном изделии, наверное, это все излишне, но при разработке раздельный доступ очень удобен. Довелось однажды покувыркаться с перетыканием (правда не JTAG, LPT - на него были зацеплены байтбластер и FET для MSP430, второго порта не было), то еще удовольствие.

скорее всего так и будет 2 раздельных порта JTAG, тк при объединение в цепочку могут быть трудности.

 

также конфигурация FPGA будет происходить по SP либо процом, либо через байт бластер. (jtag в качестве прошивальщика получаеться очень медленным)

 

1) если планируется ставить ep2c5 он pin2pin совместим с ep2c8 во всех копрусах, и 8 тыщ LE уверяю вас, хватит и на отладку и на SVGA контроллер, но конечно особо не "пошикуешь"

<...>

ну что ж, желаю удачи перетыкать и грузить fpga для отладки через контроллер, это конечно же заметно ускорит отладку в железе HDL кода.

и предлагаю не ставить разьём jtag для fpga вообще - вывести пады и кому нужна отладка тот и припаивает разьём

ну не пин к пину, но учесть можно) спасибо за грамотный совет. а пады оставлять или полный разъем ставить - это уже как позволит место на плате =) но он точно останется

Share this post


Link to post
Share on other sites
будет 2 раздельных порта JTAG, тк при объединение в цепочку могут быть трудности.

Вот так и рождаются и долго живут "решения". Помнится Вы позиционировали проект, как учебный - вот и посмотрят и другие будут тупо повторять 2 JTAG :(. Думая "наверное проблемы" :)

Думаете у меня сразу цепочка появилась? Нет :(. В первом армовском проекте было 2 JTAG по очень простой причине - коллега который делал никогда не видел соединения в цепочку и упорно повторял ваши-же слова "могут быть трудности" . Причем он хотел 3 JTAG :) - еле заставил поставить два - один на CPLD и FPGA (типа в случае чего FPGA отрезать для пошивки CPLD). Второй JTAG на ARM. Так-что мне все эти разговоры не впервой :). Я по интернету и форуму копался - искал подводные камни и аргументы, разница только в том, что я искал, как сделать а не, как не сделать.

 

P.S.

Вот теперь я все сказал.

Share this post


Link to post
Share on other sites
Вот так и рождаются и долго живут "решения". Помнится Вы позиционировали проект, как учебный - вот и посмотрят и другие будут тупо повторять 2 JTAG :(. Думая "наверное проблемы" :)

Думаете у меня сразу цепочка появилась? Нет :(. В первом армовском проекте было 2 JTAG по очень простой причине - коллега который делал никогда не видел соединения в цепочку и упорно повторял ваши-же слова "могут быть трудности" . Причем он хотел 3 JTAG :) - еле заставил поставить два - один на CPLD и FPGA (типа в случае чего FPGA отрезать для пошивки CPLD). Второй JTAG на ARM. Так-что мне все эти разговоры не впервой :). Я по интернету и форуму копался - искал подводные камни и аргументы, разница только в том, что я искал, как сделать а не, как не сделать.

 

P.S.

Вот теперь я все сказал.

 

хорошо, тогда я задам вопрос, как человеку которые уже знает как объединить 2 интерфейса разных чипов - как на такое подключение будет реагировать отладочный софт?, что нужно для его нормального функционирования (конфигурации, соблюдение правил, выставление адресов и идентификаторов?). я сейчас спрашиваю как и буду рад и благодарен информации, ссылкам и описаниям. Думаю что тк вы прошли этот этап проектирования, то у вас наверняка сохранилась информация и ссылки.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this